[发明专利]一种混合结构电荷泵电路

说明书

本发明涉及一种混合结构电荷泵电路，由多级电路结构构成，第一级电路有输入电源，电容，NMOS开关管，PMOS控制管及NMOS管，时钟信号CLK；电容一端接CLK，另一端接第一级电路的输出端；NMOS控制管的源极接电源，漏极接NMOS开关管的栅极，栅极接第一级电路的输出端；PMOS控制管的源极接第二级电路的输出端，漏极接NMOS开关管的栅极，栅极接第一级电路的输出端；NMOS开关管的源级接电源，漏极接第一级电路输出端。其他级电路除了主开关使用PMOS管，其他结构类似。本发明由于第一级开关使用NMOS器件，导通能力增强，对传统的电荷泵电路进行了优化，同时还提高了电荷泵输出的驱动能力。

技术领域

本发明属于半导体电路技术领域。

背景技术

如附图1所示传统电荷泵电路中，每一级电路结构类似。以第4级电路为例，电路中包括：电容C4，用于保存电荷；PMOS管MPS4，作为开关，用于将电荷从前一级电容的电荷转移到当前级电容，以及当前级电容的电荷需要转移到后一级电容时，断开当前级电容和前一级电容的连接；NMOS管MN4及PMOS管MP4，用于控制MPS4栅极电压，从而使MPS4处于导通或者断开状态。

第一级电路结构和其他级的电路结构类似，包括电容C1、PMOS管 MPS1、NMOS管MN1及PMOS管MP1，差别为：

作为开关的MPS1一端接电源VDD，另一端接下一级电路的输入；控制管MN1和MP1的栅极接CLKB；MN1的一端接GND。

第一级电路的工作过程为：CLK电压从电源电压VDD变低为0V时，节点N1同时被拉低；同时CLKB电压从0V变为VDD电压，MN1导通，而MP1关断，MPS1栅极电压通过MN1接到GND（0V），其漏极接VDD，栅极到漏极电压差为-VDD，从而MPS1导通，VDD通过MPS1给C1电容充电，在充电时间足够的情况下，C1的电压最终达到VDD电压。

由于电荷泵是在一定频率下工作（即CLK、CLKB的频率），给C1的充电的时间有限，如果在一定时间内C1的充电电压比VDD偏低很多，最终会影响电荷泵的输出驱动能力。

当电源VDD电压较低时，MPS1导通时的栅极到漏极电压差（-VDD）也会较小，从而MPS1的导通能力较差，C1的充电速度变慢，从而引起电荷泵输出驱动能力较低。

传统电路的工作电压波形如附图3所示。

发明内容

本发明提供一种混合结构电荷泵电路，对传统的电荷泵电路进行了优化，提高了电荷泵输出的驱动能力。

为了达到上述目的，本发明的一个技术方案是优化了电荷泵第一级电路结构，

第一级电路包含：第一级电容，NMOS开关管，第一级PMOS控制管及第一级NMOS控制管；

所述第一级电容一端接时钟信号CLK，另一端接第一级电路的输出端；

所述第一级NMOS控制管的栅极接第一级电路的输出端，源极接电源，漏极接NMOS开关管的栅极；

所述第一级PMOS控制管的栅极接第一级电路的输出端，源极接第二级电路的输出端，漏极接第一级NMOS开关管的栅极；

所述NMOS开关管的源级接电源，漏极接第一级电路的输出端。

优选地，第二级电路包含：第二级电容，第二级PMOS开关管，第二级PMOS控制管及第二级NMOS控制管；

所述第二级电容一端接时钟信号CLKB，另一端接第二级电路的输出端；

所述第二级NMOS控制管的栅极接前一级电路的输出端，源极接时钟信号CLKB，漏极接第二级PMOS开关管的栅极；