[发明专利]一种应用于图像采集模块的数据处理系统

说明书

技术领域

本发明涉及网络安全领域，具体的说，是一种应用于图像采集模块的数据处理系统。

背景技术

随着信息时代的加速到来，当今世界进入数字化信息的时代，更重形式的信息以数字化方式存储于各种媒介中，而且越来越多的信息开始由传统的模拟存储和处理方式向数字化存储和处理方式转变，图像信息作为人类最重要的信息源之一，图像采集技术和改善图像质量的图像处理技术也开始向数字化方向转变，在数字计算机问世之前，图像处理的共同特点就是把图像信息用传统的模拟方式来处理，从第一台数字计算机问世以来，随着计算机技术的发展与成熟，数字图像采集处理成为了一个迅速发展的学科。

图像采集系统是视频处理系统的子部分，为视频处理系统中的其他部分提供充分的支持，其性能好坏直接关系到后续处理能否正确高效，近年来，用于图像采集的CCD传感器与CMOS传感器得到了极大的发展，为图像的高分辨率显示提供了可能，同时，随着图像处理技术、压缩编码技术的快速发展和完善，各类用于视频处理的芯片不断出现。

近年来，随着计算机和其他各有关领域的迅速发展，例如在图像表现、多媒体处理技术等方面的发展，数字图像处理已经从一个专门的研究领域变成科学研究和人机界面中的一种普遍应用的工具。而随着一些生产和科研领域对图像的要求越来越高，所需图像处理的数据量也越来越大，有时需要多个处理设备同时进行测试，各处理设备之间又需要进行数据交换，而且数据领域也越来越广泛，考虑到采集到的图像数据需要在保证处理质量的前提下快速处理的因素，需要对数据处理系统作进一步改进。

发明内容

本发明的目的在于提供一种应用于图像采集模块的数据处理系统，不仅可以提高采集数据的效率，还可以进行多线路的扩展，且结构简单、可靠性高。

本发明通过下述技术方案实现：一种应用于图像采集模块的数据处理系统，包括采集装置和处理器单元，所述处理器单元包括相互连接的DSP处理器和FPGA处理器，所述采集装置分别与DSP处理器和FPGA处理器连接，所述DSP处理器连接有FIFO存储器和FLASH闪存单元，所述FPGA处理器与FIFO存储器和FLASH闪存单元连接，所述FPGA处理器连接有串行总线控制器，系统开始工作时，采集装置采集图像数据，图像数据在A/D转换器内完成A/D转换，经过A/D转换的图像数据存储至先入先出存储器，由FPGA处理器向DSP处理器发送出中断信号，由DSP处理器在先入先出存储器中读取数据进行编码压缩处理，在通过串行总线控制器传输至PC机，完成数据处理。

进一步的为更好地实现本发明，特别采用下述设置结构：所述FIFO存储器包括第一FIFO存储器和第二FIFO存储器，所述DSP处理器通过连接第一FIFO存储器和第二FIFO存储器与串行总线控制器连接，所述FPGA处理器分别与第一FIFO存储器和第二FIFO存储器连接，所述第一FIFO存储器和第二FIFO存储器均作为DSP处理器和FPGA处理器与串行总线控制器进行数据传输的数据交换器件。

进一步的为更好地实现本发明，特别采用下述设置结构：所述采集装置连接有放大电路，所述DSP处理器通过先入先出存储器连接有A/D转换器，所述A/D转换器与放大电路连接，所述FPGA处理器与先入先出存储器和A/D转换器相互连接，其中采集装置在采集到图像数据时，由放大电路对其进行放大处理，然后传输至A/D转换器进行A/D转换，在完成A/D转换后经过先入先出存储器传输至DSP处理器，由DSP处理器完成进一步的数据处理。

进一步的为更好地实现本发明，特别采用下述设置结构：所述FLASH闪存单元包括第一FLASH闪存和第二FLASH闪存，所述DSP处理器与第一FLASH闪存连接，所述FPGA处理器与第二FLASH闪存连接，第一FLASH闪存和第二FLASH闪存分别作用于DSP处理器和FPGA处理器启动处理系统。

进一步的为更好地实现本发明，特别采用下述设置结构：所述DSP处理器还连接有晶振和数据存储器，所述晶振连接有复位电路，其中晶振体提供采集数据处理系统的同步时钟，保证DSP处理器的运行速度。

进一步的为更好地实现本发明，特别采用下述设置结构：所述串行总线控制器与PC机相互连接，所述串行总线控制器采用USB控制器，串行总行控制器作为数据传输介质向PC机传输完成处理的图像数据信号。

进一步的为更好地实现本发明，特别采用下述设置结构：所述DSP处理器采用TMS320VC33，具有结构简单，运行速度快且功耗较低的特点。

本发明与现有技术相比，具有以下优点及有益效果：