[发明专利]一种多通道DAC实现电路

说明书

技术领域

本发明涉及电子技术领域，具体涉及一种多通道DAC实现电路。

背景技术

目前现有6U CPCI或CPCIe系统中，多数采用FPGA和多路DAC转换器的方式实现多路数模转换，且基本思路均采用FPGA数据输出端连接至DAC转换器数据输入端，DAC转换器输出连接至运放，通过运放外部电阻实现单端信号至差分信号的转换，由于运放外部电阻阻值存在细微误差，在实际应用中每个通道无法达到输出信号的一致性，电阻差异导致的交调失真在后期调试和校准时会给调试人员造成较大的工作量，由于存在这样的缺陷，该电路方案在实际产品中DAC的通道数并不会太多。

发明内容

本发明所要解决的技术问题是增加DAC通道数量，目的在于提供一种多通道DAC实现电路，设置单端至差分信号转换器，避免出现由于运放外部电阻阻值存在细微误差，在实际应用中每个通道无法达到输出信号的一致性，电阻差异导致的交调失真在后期调试和校准时会给调试人员造成较大的工作量的缺陷，该方案的多路DAC通道即便是现有DAC通道的几倍，也能保证输出信号的一致性。

本发明通过下述技术方案实现：

一种多通道DAC实现电路，包括

FPGA：为DAC数据的产生设备，FPGA上有至少2个数据/控制输出端，FPGA的每个数据/控制输出端均由FPGA单独的逻辑电路产生，FPGA的每个数据/控制输出端均连接一个DAC数据/控制输入端，FPGA进行并行数据处理；

DAC转换器：具有装载使能引脚，包括至少2个DAC转换器，每个DAC转换器包括4个数模转换通道，每个DAC转换器将信号输出至RC低通滤波器输入端；

RC低通滤波器：与DAC转换器数量相同，RC低通滤波器后端还连接单端至差分信号转换器；

单端至差分信号转换器：集成电阻位于差分集成运放内部，与DAC转换器数量相同。

本方案采用了差分集成运放内部的电阻来避免上述问题，使用单端至差分信号转换器，DAC转换器输出信号经过RC低通滤波器滤波后，通过单端至差分信号转换器的一个输入口进入，先经过集成电阻后，再传递给后面的两个运算放大器处理后输出两路信号，而不是像现有技术中DAC转换器输出信号先经过运算放大器后再经过外部电阻实现单端信号至差分信号的转换，避免出现由于运放外部电阻阻值存在细微误差，在实际应用中每个通道无法达到输出信号的一致性，电阻差异导致的交调失真在后期调试和校准时会给调试人员造成较大的工作量的缺陷。

本方案中DAC转换器具有装载使能引脚，FPGA器件实现程序的并行化处理，每个DAC转换器的数据/控制，均由FPGA单独的逻辑电路产生；FPGA单独的逻辑由上位机进行统一控制和数据交互；每个DAC转换器的数据均由FPGA内单独的DDS进行函数生成；使每个通道的DAC数据可同时发送，提高了数据的处理速度。本方案实现多路DAC输出的同步，DAC输出信号避免交调失真所导致的后期标定和调试困难的缺陷，FPGA与DAC转换器之间数据总线连接简单，多路DAC输出信号的一致性好。每个DAC转换器具备4个数模转换通道，本发明具备8个相同的数模转换器，共具备32个数模转换通道，这样就使得同时能够对32路信号进行转换，转换速度大大提高。每个数模转换通道采用模块化、层次化设计，各模拟通道参数保持一致，方便调试人员后期调试和校准。

优选的，DAC转换器的每个数模转换通道均采用相同的设计，并进行模块化设计且各个数模转换通道的参数一致。保证每个通道输出信号的一致，方便调试人员后期调试和校准，大大缩小了调试和校准的工作量。

优选的，DAC转换器的每个数模转换通道输出均为差分信号。

优选的，DAC转换器的每个数模转换通道具备相同的信号调理功能。

优选的，每个DAC转换器的数据均由FPGA内单独的DDS进行函数生成。

优选的，FPGA单独的逻辑电路由上位机进行统一控制和数据交互。

优选的，所述RC低通滤波器包括电阻R、电容C和运算放大器B，电阻R一端为低通滤波器输入端a，电阻R另一端连接运算放大器B的反相输入端，在运算放大器B的反相输入端上还连接下拉电容C，运算放大器B的同相输入端与输出相连，运算放大器B的输出端为低通滤波器的输出端b。