[发明专利]像素驱动架构、显示面板及显示装置

权利要求书

1.一种像素驱动架构，其特征在于，包括：

像素组合，包括奇数行像素组合及偶数行像素组合，每一像素组合包括第一像素单元及第二像素单元；

扫描线，包括奇数行扫描线及偶数行扫描线，用于输出扫描信号给所述像素组合；

数据线，用于输出数据信号给所述像素组合；

栅极驱动器，通过所述扫描线与所述像素组合连接，用于输出所述扫描信号；

源极驱动器，通过所述数据线与所述像素组合连接，用于输出所述数据信号；

所述奇数行像素组合的每一像素组合的第一像素单元连接一奇数行扫描线，所述奇数行像素组合的每一像素组合的第二像素单元连接所述奇数行扫描线的下一个偶数行扫描线；所述偶数行像素组合的每一像素组合的第一像素单元连接所述奇数行扫描线的下两个偶数行扫描线，所述偶数行像素组合的第一像素组合的第二像素单元连接所述奇数行扫描线的下一个奇数行扫描线，每一像素组合的第一像素单元与第二像素单元连接相同的数据线；所述数据线包括若干奇数列数据线及若干偶数列数据线，所述奇数列数据线的驱动极性与相邻所述偶数列数据线的驱动极性相反；同一所述数据线在每一所述偶数行像素组合的第一像素单元所连接的扫描线扫描完成后进行极性切换。

2.根据权利要求1所述像素驱动架构，其特征在于，每一数据线的极性切换频率为14.8微秒。

3.一种显示面板，其特征在于，所述显示面板包括像素驱动架构，所述像素驱动架构包括：

像素组合，包括奇数行像素组合及偶数行像素组合，每一像素组合包括第一像素单元及第二像素单元；

扫描线，包括奇数行扫描线及偶数行扫描线，用于输出扫描信号给所述像素组合；

数据线，用于输出数据信号给所述像素组合；

栅极驱动器，通过所述扫描线与所述像素组合连接，用于输出所述扫描信号；

源极驱动器，通过所述数据线与所述像素组合连接，用于输出所述数据信号；

所述奇数行像素组合的每一像素组合的第一像素单元连接一奇数行扫描线，所述奇数行像素组合的每一像素组合的第二像素单元连接所述奇数行扫描线的下一个偶数行扫描线；所述偶数行像素组合的每一像素组合的第一像素单元连接所述奇数行扫描线的下两个偶数行扫描线，所述偶数行像素组合的第一像素组合的第二像素单元连接所述奇数行扫描线的下一个奇数行扫描线，每一像素组合的第一像素单元与第二像素单元连接相同的数据线；所述数据线包括若干奇数列数据线及若干偶数列数据线，所述奇数列数据线的驱动极性与相邻所述偶数列数据线的驱动极性相反；同一所述数据线在每一所述偶数行像素组合的第一像素单元所连接的扫描线扫描完成后进行极性切换。

4.根据权利要求3所述显示面板，其特征在于，每一数据线的极性切换频率为14.8微秒。

5.一种显示装置，其特征在于，所述显示装置包括显示面板，所述显示面板包括像素驱动架构，所述像素驱动架构包括：

像素组合，包括奇数行像素组合及偶数行像素组合，每一像素组合包括第一像素单元及第二像素单元；

扫描线，包括奇数行扫描线及偶数行扫描线，用于输出扫描信号给所述像素组合；

数据线，用于输出数据信号给所述像素组合；

栅极驱动器，通过所述扫描线与所述像素组合连接，用于输出所述扫描信号；

源极驱动器，通过所述数据线与所述像素组合连接，用于输出所述数据信号；

所述奇数行像素组合的每一像素组合的第一像素单元连接一奇数行扫描线，所述奇数行像素组合的每一像素组合的第二像素单元连接所述奇数行扫描线的下一个偶数行扫描线；所述偶数行像素组合的每一像素组合的第一像素单元连接所述奇数行扫描线的下两个偶数行扫描线，所述偶数行像素组合的第一像素组合的第二像素单元连接所述奇数行扫描线的下一个奇数行扫描线，每一像素组合的第一像素单元与第二像素单元连接相同的数据线；所述数据线包括若干奇数列数据线及若干偶数列数据线，所述奇数列数据线的驱动极性与相邻所述偶数列数据线的驱动极性相反；同一所述数据线在每一所述偶数行像素组合的第一像素单元所连接的扫描线扫描完成后进行极性切换。

6.根据权利要求5所述显示装置，其特征在于，每一数据线的极性切换频率为14.8微秒。

7.根据权利要求5所述显示装置，其特征在于，所述显示装置为LCD或OLED。