[发明专利]多个线程的存储器访问方法及系统

说明书

提供了一种管理多个线程的片上存储器访问的系统。该系统包括：多个并行的处理器单元，用以执行所述多个线程；片上存储器，包括多个存储器单元且每个所述多个存储器单元包括第一区域和第二区域，其中所述第一区域和所述第二区域具有不同的存储器寻址方案，用于由所述多个线程的并行访问；以及地址解码器，耦合于所述多个并行处理单元和所述片上存储器，所述地址解码器根据来自所述多个并行处理单元的解码的多个地址信号，激活所述多个线程对所述第一区域和第二区域其中之一的多个存储器位置的访问。

相关申请

本申请要求递交于2016年12月20日的号码为62/436，487的美国临时申请案的优先权，其整体通过引用的方式纳入本文当中。

技术领域

本发明实施例涉及片上存储器在并行计算系统中的寻址和访问。

背景技术

存储器子系统的设计对存储器访问速度有着明显的影响。频繁被访问的数据可以存储在芯片上，例如在高速缓冲存储器(cache)、缓冲区(buffer)或者其他低延时(low-latency)的存储设备。较不频繁使用的数据或者预测为较不频繁使用的数据可以存储在片外存储器当中，如动态随机存取存储器(dynamic random access memory，简写为DRAM)，硬盘驱动器(hard drive)或者其他高容量的存储设备，这些高容量的存储设备一般具有相比于片上存储器更高延时和更低的速度。

在并行计算系统中(parallel computing system)，处理器可以包括多个线程(multiple threads)，且该多个线程可以同时访问一个片上存储器(on-chip memory)。当片上存储器支持向量化(vectorized)数据访问的时候会增加存储器的带宽(bandwidth)，例如：当该多个线程连续地访问存储于片上存储器的数据阵列中数据元素的时候。然而，不同的并行运算需要不同的存储器访问模式。例如，在一个直方图计算中，每个线程可能被给予更新存储空间值(bin value)的任务，该存储空间值表示具有给定像素值范围的像素的数量。该线程可以并行地处理像素值，但是存储于对应的多个存储空间中的存储器位置可能并不遵循一个统一模式。因此，在直方图计算期间，在多个线程的存储器访问中经常有冲突出现。

因此，需要在并行计算系统中提高存储器访问的效率。

发明内容

在一个实施例中，提供一个管理片上存储器由多线程访问的系统。系统包括：多个并行的处理器单元，用以执行所述多个线程；片上存储器，包括多个存储器单元且每个所述多个存储器单元包括第一区域和第二区域，其中所述第一区域和所述第二区域具有不同的存储器寻址方案，用于所述多个线程的并行访问；以及地址解码器，耦合于所述多个并行处理单元和所述片上存储器，所述地址解码器根据来自所述多个并行处理单元的解码的多个地址信号，激活所述多个线程对所述第一区域和所述第二区域其中之一的多个存储器位置的访问。

在另一个实施例中，提供了一个可执行存储器分配的系统。系统包括：多个并行处理器单元；片上储存器，包括多个存储器单元且每个所述多个存储器单元包括第一区域和第二区域，其中所述第一区域和所述第二区域具有不同的存储器寻址方案，用于由所述多个线程的并行访问；以及地址解码器，耦合于所述多个并行处理单元和所述片上处理器，所述地址解码器用于：接收来自于所述多个线程去并行访问片上存储器的多个请求，每个请求指定用于存储器访问的被请求的地址，每个请求指定用于存储器访问的被请求的地址；根据所述第一区域和所述第二区域之间的分界线，确定所述被请求的地址是否在所述片上存储器的所述第一区域或者所述第二区域之中；激活所述多个线程对所述第一区域和所述第二区域其中之一的多个存储器位置的访问。