[发明专利]用于两线串行接口的双向缓冲器电路

权利要求书

1.一种用于两线串行接口的双向缓冲器电路，其特征在于，包括：

总线主机，其包括主机数据总线SDAM，所述主机数据总线SDAM通过上拉电阻RM与电源VDM相连，并通过寄生电容CM接地；

总线从机，其包括从机数据总线SDAS，所述从机数据总线SDAS通过上拉电阻RS与电源VDS相连，并通过寄生电容CS接地；以及

双向缓冲器，其包括缓冲器BUF1、缓冲器BUF2和开关信号CNCT，所述缓冲器BUF2的输出与所述缓冲器BUF1的输入相连的同时并均与所述主机数据总线SDAM相连，所述缓冲器BUF1的输出与所述缓冲器BUF2的输入相连的同时并均与所述从机数据总线SDAS相连，所述开关信号CNCT用于控制所述缓冲器BUF1的开启和关闭和缓冲器BUF2的开启和关闭。

2.如权利要求1所述的用于两线串行接口的双向缓冲器电路，其特征在于：

所述缓冲器BUF1包括放大器AMP1、晶体管NM1和偏移电压VOS1；

所述缓冲器BUF2包括放大器AMP2、晶体管NM2和偏移电压VOS2；

所述晶体管NM2的漏极、偏移电压VOS1的负极和放大器AMP2的正极输入，共同连接到所述主机数据总线SDAM上，所述晶体管NM2的源极接地，所述晶体管NM2的栅极与所述放大器AMP2的输出VC2相连，所述开关信号CNCT与放大器AMP2的使能控制端相连，所述偏移电压VOS1的正极与所述放大器AMP1的负极输入相连；

所述晶体管NM1的漏极、偏移电压VOS2的负极和放大器AMP1的正极输入，共同连接到所述从机数据总线SDAS上，所述晶体管NM1的源极接地，所述晶体管NM1的栅极与所述放大器AMP1的输出VC1相连，所述开关信号CNCT与放大器AMP1的使能控制端相连，所述偏移电压VOS2的正极与所述放大器AMP2的负极输入相连。

3.如权利要求2所述的用于两线串行接口的双向缓冲器电路，其特征在于：所述晶体管NM1和晶体管NM2均为NMOS晶体管。

4.如权利要求2所述的用于两线串行接口的双向缓冲器电路，其特征在于：所述放大器AMP1与放大器AMP2、晶体管NM1与晶体管NM2、以及偏移电压VOS1和偏移电压VOS2分别相同。

5.如权利要求2所述的用于两线串行接口的双向缓冲器电路，其特征在于，所述放大器AMP1包括：

差分输入单元，其包括差分输入晶体管PM1和差分输入晶体管PM2，所述差分输入晶体管PM1和差分输入晶体管PM2的栅极分别为所述放大器AMP1的正极VIP和负极VIN，且所述差分输入晶体管PM1的沟道宽度大于所述差分输入晶体管PM2的沟道宽度；

共源共栅输出级，其包括输出级晶体管NM3和输出级晶体管NM4，所述输出级晶体管NM3的漏极和输出级晶体管NM4的漏极共同连接到所述放大器AMP1的输出VC1。

6.如权利要求5所述的用于两线串行接口的双向缓冲器电路，其特征在于：所述差分输入晶体管PM1和差分输入晶体管PM2均为PMOS晶体管。

7.如权利要求5所述的用于两线串行接口的双向缓冲器电路，其特征在于：所述输出级晶体管NM3和输出级晶体管NM4均为NMOS晶体管。