[发明专利]基于DSP的FPGA程序在线更新电路

说明书

本发明公开了一种基于DSP的FPGA程序在线更新电路及方法，利用本发明不浪费FPGA内部资源及其程序加载速度。本发明通过下述技术方案予以实现：EMIF总线读写器接收到DSP的访问信号后，设置FLASH块选择器的FLASH块号，将FPGA程序加载控制器的值设为1；FLASH块选择器接收到EMIF总线控制器设置的块号后，通过n根地址控制线将FLASH高n位地址线设置成对应的高低电平；FPGA通过输出离散线控制FPGA的PROG管脚，启动FPGA自加载流程。FLASH块包含固件FPGA程序所在的块，固件FPGA程序包含EMIF与FLASH异步并行接口转换器。EMIF与FLASH异步并行接口转换器在FPGA自加载流程完成且自加载成功后有效，完成DSP对FLASH访问控制的桥接作用。

技术领域

本发明涉及综合化系统通用信号处理模块设计领域，具体涉及一种综合化航电系统通用信号处理单元基于DSP的FPGA程序在线更新的电路及方法。

背景技术

随着科学技术的不断更新与发展，在目前很多通信设备或者其他系统中都需要能够支持在线自动升级，主要包括软件升级与硬件升级。现场可编程门阵列FPGA作为可编程的逻辑器件，其利用硬件描述语言并利用FPGA器件从而实现硬件功能。FPGA 作为通用信号处理模块的核心具有很强的可操作性，在航空航天、通信、工业控制等方面得到了大量应用。由于FPGA器件采用的是SRAM工艺，在断电的情况下FPGA内的配置数据将丢失，所以需要非易失的存储器来结合FPGA完成嵌入式系统的设计。为了能使系统得到更灵活的应用，充分发挥FPGA的灵活性、高效性，FPGA的软硬件程序都需要方便的更新和升级功能。一般的程序更新,是通过USB-JTAG的方式进行配置,其采用边界扫描来访问芯片并对FPGA系统的Flash进行编程来实现更新,但这种方式会因为诸如设备环境等条件而受到限制。目前综合化电子信息系统信号处理平台主要包括通用数据处理模块（DPM）、通用信号处理模块（SPM）、网络交换模块(RCM)、系统控制模块（SCM）和高速大规模存储模块（MMM）。模块在功能单元划分与设计上，遵循模块通用功能框架要求进行。模块通用功能框架要求为：每个模块由模块支持单元（MSU）、处理单元（PU）、路由单元（RU）、网络接口单元（NIU）、电源支持部件（PSE）、模块物理接口（MPI）等单元组成，实现模块硬件电路的标准化通用化与综合化设计。各模块根据处理单元的不同而被划分为不同的功能模块。

典型的信号处理器DSP/FPGA组成处理单元的通用信号处理模块，具有较强的逻辑控制能力和计算能力。 通常，FPGA作为系统控制核心，控制外围数据的采集，处理以及实现各种通信协议，DSP为系统的计算核心，负责实现系统的核心算法，其通过EMIF 和FPGA进行数据交互。FPGA程序可通过JTAG 接口烧写到外部FLASH芯片中，但是，有些特定场合的产品在装配生产完毕后，JTAG接口对用户是不可见的，此时只能借助产品固有的通信接口来完成程序更新。目前，FPGA程序在线更新有如下两种方案。

方案一、FPGA功能程序内含FPGA程序在线更新模块，通过该模块，实现FPGA程序更新到FPGA外挂存储器中。

方案二、FPGA程序存储在DSP外挂存储器中，通过DSP实现FPGA程序在线更新。

现有的一些方案中有如下一些缺点：

方案一中，由于FPGA程序在线更新模块内置在FPGA功能程序中，不仅增加功能应用与程序在线更新的耦合，还占用了宝贵的FPGA内部资源。

方案二中，通过DSP实现FPGA的程序加载，由于FPGA程序存储在DSP外挂存储器中，FPGA的加载就只能采用被动加载模式，即只有通过DSP读取FPGA程序并输出到FPGA程序加载接口，实现FPGA程序加载。该方案FPGA程序在线更新虽然实现简单，但是FPGA程序加载实现则变得复杂，更重要的是FPGA被动加载的速度比主动加载慢得多。

发明内容