[发明专利]像素阵列

说明书

本发明提供一种像素阵列包括第一扫描线、第一数据线、第一信号线、第一像素单元与第二像素单元。第一像素单元包括第一共用电极以及第二共用电极。第一共用电极与第二共用电极分别位于第一扫描线的第一侧与第二侧。第二共用电极通过第一导通结构而电性连接至第一信号线。第二像素单元包括第三共用电极以及第四共用电极。第三共用电极与第四共用电极分别位于第一扫描线的第一侧与第二侧。第三共用电极通过第二导通结构而电性连接至第一信号线。

技术领域

本发明涉及一种像素阵列，且特别涉及一种包括导通结构的像素阵列。

背景技术

近年来，随着显示技术的不断进步，观赏者对于显示器的显示品质(如 影像分辨率、色彩饱和度等)的要求也越来越高。然而，为了制造高效能的 显示器，显示器中的像素阵列需要包括连接不同导电层的导通结构。

在像素阵列中，有很大的面积被这些连接不同导电层的导通结构给占 据。导致像素阵列的开口率被限制住，影响了显示器的品质。因此，目前 亟需一种能解决上述问题并提高像素阵列的开口率的方法。

发明内容

本发明提供一种像素阵列，能改善导通结构限制开口率的问题。

本发明的一种像素阵列，包括第一扫描线、第一数据线、第一信号线、 第一像素单元与第二像素单元。第一数据线与第一扫描线交错设置。第一 信号线位于第一数据线上。第一数据线位于第一像素单元与第二像素单元 之间。第一像素单元包括第一共用电极、第二共用电极、第一像素电极以 及第二像素电极。第一共用电极与第二共用电极分别位于第一扫描线的第 一侧与第二侧，其中第二共用电极通过第一导通结构而电性连接至第一信号线。第一像素电极以及第二像素电极分别重叠于部分的第一共用电极与 部分的第二共用电极。第二像素单元包括第三共用电极、第四共用电极、 第三像素电极以及第四像素电极。第三共用电极与第四共用电极分别位于 第一扫描线的第一侧与第二侧，其中第一共用电极与第三共用电极电性连 接，第二共用电极与第四共用电极电性连接，并且第三共用电极通过第二 导通结构而电性连接至第一信号线。第三像素电极以及第四像素电极分别 重叠于部分的第三共用电极与部分的第四共用电极。

基于上述，本发明的像素阵列中，第一像素单元具有第一导通结构，

且第二像素单元具有第二导通结构，通过两个导通结构以及第一信号线就 能使第一像素单元的第二共用电极电性连接至第二像素单元的第三共用电 极，减少了导通共用电极所需要的导通结构的数量，因此能改善像素阵列 开口率不足的问题。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配 合附图说明书附图作详细说明如下。

附图说明

图1A是依照本发明的一实施例的一种像素阵列的上视示意图。

图1B是沿着图1A剖线AA’的剖面示意图。

图1C是沿着图1A剖线BB’的剖面示意图。

图2是依照本发明的一实施例的一种像素阵列的上视示意图。

图3是依照本发明的一实施例的一种像素阵列的上视示意图。

图4是依照本发明的一实施例的一种像素阵列的上视示意图。

图5是依照本发明的一实施例的一种像素阵列的上视示意图。

附图标记说明：

10、20、30、40、50：像素阵列

PU1、PU2、PU3、PU4：像素单元

SL1、SL2：扫描线

DL1、DL2、DL3、DL4：数据线

CL1、CL2、CL3、CL4：信号线