[发明专利]一种基于4位相邻和3位突发纠错码的SRAM存储器抗辐射加固方法及存储器系统

权利要求书

1.一种基于4位相邻和3位突发纠错码的SRAM存储器抗辐射加固方法，其特征在于，包括：

步骤一、构建维度(n-k)×(n-k)的单位矩阵作为初始矩阵H；

步骤二、从2^n-k-1种待选列中选择列向量添加到初始矩阵H的右侧；

步骤三、将新添加的列与初始矩阵H中所有列向量进行错误模式计算，得到校正子；

能够得到的校正子包括S_0i，S_1i，S_2i，S_3i，S_4i，其中i表示矩阵H的第i列：校正子与矩阵H的列向量的关系为：

S_0i＝h_i

其中S_0i代表一位错误的校正子，S_1i代表相邻错误的校正子，S_2i代表相邻三位错误的校正子，S_3i代表突发三位错误的校正子，S_4i代表相邻四位错误的校正子，h_i为H矩阵的第i列的列向量；⊕为异或运算；

步骤四、判断所述校正子是否在校正子集中；若否，则将初始矩阵H与新添加的列共同作为新的初始矩阵；若是，则从2^n-k-1种待选列中重新选择一个未选择过的列向量进行添加；若从2^n-k-1种待选列中所有的列都在校正子集中，则将上一次成功添加的列和与其对应的校正子分别从H矩阵和校正子集中除去，然后执行步骤二；直到矩阵H满足预设的维度，并将满足预设维度的矩阵作为目标矩阵进行输出；

步骤五、将与SRAM存储器连接的编码器和译码器所基于的奇偶校验矩阵设置为目标矩阵，以实现加固。

2.根据权利要求1所述的基于4位相邻和3位突发纠错码的SRAM存储器抗辐射加固方法，其特征在于，初始矩阵H的列向量与列向量对应的校正子的关系为：

如果接收到的编码第i位发生错误，则校正子等于H矩阵对应第i列；如果接受到的编码中有多位错误，则校正子S等于矩阵H中这几位对应的H矩阵中对应列向量的异或。

3.一种基于4位相邻和3位突发纠错码的抗辐射加固SRAM存储器系统，包括依次连接的输入端、编码器、SRAM存储器、译码器以及输出端；其特征在于，所述编码器与解码器中使用的奇偶校验矩阵通过权利要求1所述的基于4位相邻和3位突发纠错码的SRAM存储器加固方法得到。

4.根据权利要求3所述的基于4位相邻和3位突发纠错码的抗辐射加固SRAM存储器系统，其特征在于，所述编码器与解码器中使用的奇偶校验矩阵为：

5.根据权利要求3所述的基于4位相邻和3位突发纠错码的抗辐射加固SRAM存储器系统，其特征在于，所述编码器与解码器中使用的奇偶校验矩阵为：

6.根据权利要求3所述的基于4位相邻和3位突发纠错码的抗辐射加固SRAM存储器系统，其特征在于，所述编码器与解码器中使用的奇偶校验矩阵为：

7.根据权利要求3所述的基于4位相邻和3位突发纠错码的抗辐射加固SRAM存储器系统，其特征在于，所述编码器与解码器中使用的奇偶校验矩阵为：

8.根据权利要求3所述的基于4位相邻和3位突发纠错码的抗辐射加固SRAM存储器系统，其特征在于，所述编码器与解码器中使用的奇偶校验矩阵为：

9.一种基于4位相邻和3位突发纠错码的SRAM存储器抗辐射加固方法，其特征在于，包括：

步骤一、构建权重向量(A₀,A₁,……A_n-k-1)，每个元素表示列向量的权重；列向量的权重为列向量中值为1的元素的个数；A₁,……A_n-k-1的初值均为n-k；将权重向量中的元素记为A_i，其中i的初值为0，A₀的初值为2；

步骤二、从2^n-k-1种待选列中选择权重不大于A_i的列向量，作为备选列向量；

步骤三、将备选列向量加到维度为(n-k)×(n-k)的初始矩阵H的右侧；初始矩阵为单位矩阵；

步骤四、将新添加的列与初始矩阵H中所有列向量进行错误模式计算，得到校正子；

能够得到的校正子包括S_0i，S_1i，S_2i，S_3i，S_4i，其中i表示矩阵H的第i列：校正子与矩阵H的列向量的关系为：

S_0i＝h_i

其中S_0i代表一位错误的校正子，S_1i代表相邻错误的校正子，S_2i代表相邻三位错误的校正子，S_3i代表突发三位错误的校正子，S_4i代表相邻四位错误的校正子，h_i为H矩阵的第i列的列向量；⊕为异或运算；

步骤五、判断所述校正子是否在校正子集中；

若否，则将初始矩阵H与新添加的列共同作为新的矩阵；并判断新的矩阵是否满足维度要求，如果满足，则将当前矩阵作为目标矩阵进行输出；如果不满足，则将A_i+1的权重设置为2，令i加1，存储当前的权重向量，并返回执行步骤二；当前的权重向量用于记忆当前的搜索状态；

若是，则从2^n-k-1种待选列中重新选择一个未选择过且符合权重条件的列向量进行添加，直至判断结果为否；

若从2^n-k-1种待选列中所有的列都在校正子集中，则将A_i的值加1，然后返回步骤二执行；

步骤六、将与SRAM存储器连接的编码器和译码器所基于的奇偶校验矩阵设置为目标矩阵，以实现加固。