[发明专利]用于集成电路本体偏置的方法和电路

说明书

本发明涉及用于集成电路本体偏置的方法和电路，例如，一种集成电路，包括：多个电路域(102，104，106，108)，每个电路域包括：多个晶体管器件，这些晶体管器件定位在p型阱和n型阱(P，N)之上，这些晶体管器件限定该电路域的一个或多个数据路径；监测电路(116)，该监测电路被适配成用于检测该电路域的这些数据路径中的至少一个数据路径的松弛时间何时降至阈值水平以下并且用于基于该检测在输出线上生成输出信号；以及偏置电路(110)，该偏置电路被适配成用于修改该电路域的该n型和/或p型阱的偏置电压。

本申请要求于2016年11月7日提交的第16/60745号法国专利申请的优先权权益，该申请的内容在法律允许的最大程度上通过引用以其全文结合于此。

技术领域

本公开涉及集成电路领域，并且具体地涉及将本体偏置电压施加到集成电路的n型阱和p型阱的电路和方法。

背景技术

已提出改变集成电路的本体偏置电压以提高性能和/或降低功耗。因为这种技术允许将相对高的偏置电压(例如，从低至-3V到高至+3V)施加到器件的本体，所以向基于SOI(绝缘体上硅)的晶体管技术的转变使得本体偏置成为特别有趣的议题。具体地，将偏置电压施加到每个晶体管器件之下的p型阱或者n型阱(有时被称作背栅极)。这在块状晶体管的情况下与更有限的偏置范围-300mV至+300mV进行比较。

例如，正向本体偏置(FBB)涉及施加正的后向偏置(Back Biasing)电压并且通过增加晶体管的速度来提供提高了的性能。反向本体偏置(RBB)涉及施加负的后向偏置电压并且提供减少的漏电流以及因此降低的功耗。

现有FBB和RBB技术在复杂性方面具有缺点和/或导致针对给定性能水平的相对低的功耗。

发明内容

本公开的实施例的目的是至少部分地解决现有技术中的一种或多种需要。

根据一个方面，提供了一种集成电路，包括：多个电路域，每个电路域包括：多个晶体管器件，该多个晶体管器件定位在p型阱和n型阱之上，这些晶体管器件限定该电路域的一个或多个数据路径；监测电路，该监测电路被适配成用于检测该电路域的这些数据路径中的至少一个数据路径的松弛时间何时降至阈值水平以下并且用于基于该检测在输出线上生成输出信号；以及偏置电路，该偏置电路被适配成用于修改该电路域的该n型和/或p型阱的偏置电压。

根据一个实施例，每个电路域包括电耦合到一起的多个p型阱以及电耦合到一起的多个n型阱。

根据一个实施例，在每个电路域内，该偏置电路耦合至该监测电路的该输出线并且被适配成用于基于该输出信号修改该偏置电压。

根据一个实施例，该多个电路域的这些监测电路的这些输出线耦合至控制电路，并且该控制电路被适配成用于控制每个电路域的该偏置电路以便基于来自每个监测电路的这些输出信号修改这些偏置电压。

根据一个实施例，该偏置电路包括开关，该开关具有耦合至相应电源电压轨的多个输入端以及经由阱接头耦合至该n型或p型阱的输出端，该开关由该输出信号控制以便选择这些电源电压轨中的一个电源电压轨来耦合至该阱接头。

根据一个实施例，该监测电路包括：触发器，该触发器具有耦合至该至少一个数据路径的数据输入端并且接收时钟信号；以及电路，该电路被适配成用于如果在该时钟信号的时钟边沿的第一时间段(d)内发生了该至少一个数据路径中的数据信号的转变则断言该输出信号。

根据一个实施例，这些n型阱和p型阱延伸穿过该多个电路域。

根据一个实施例，绝缘带定位在这些电路域中的第一电路域的一个或多个n型阱与这些电路域中的第二电路域的一个或多个n型阱之间，以及在这些电路域中的该第一电路域的一个或多个p型阱与这些电路域中的该第二电路域的一个或多个p型阱之间。

根据一个实施例，每个电路域包括包围第二导电类型阱的第一导电类型阱。