[发明专利]双极性晶体管装置

说明书

本发明公开了一种双极性晶体管装置，包含一基板与至少一第一晶体管单元。第一晶体管单元包含一第一掺杂井区、至少一第一鳍式结构与至少一第二鳍式结构，且第一掺杂井区为第一导电型。第一鳍式结构包含一第一闸极带与设于第一掺杂井区中的第一掺杂鳍，且第一闸极带为浮接。第二鳍式结构包含一第二闸极带与设于第一掺杂井区中的第二掺杂鳍，且第二闸极带为浮接。第一掺杂鳍、第二掺杂鳍与第一掺杂井区形成第一双载子接面晶体管，且第一掺杂鳍与第二掺杂鳍分别连接高电压端与低电压端。

技术领域

本发明涉及一种晶体管装置，且特别关于一种双极性晶体管装置。

背景技术

随着各种电子元件(例如晶体管、二极管、电阻、电容等)集成度(integrationdensity)持续提高，半导体工业已经历了快速成长。集成度提高中的最大部分来自于最小特征尺寸(minimum feature size)的持续降低，如此便可于一特定区域内整合更多的元件。然而，越小的特征尺寸可能导致更多的漏电流情形。随着更小的电子元件需求的逐渐增加，便需要降低半导体元件发生漏电流的几率。

随着半导体技术的发展，鳍型场效晶体管(FinFETs)已应用于降低半导体元件内漏电流的技术方案中。于鳍型场效晶体管中，其主动区包括了突出于此鳍型场效晶体管所在处的半导体基板表面的一汲极、一通道区与一源极。鳍型场效晶体管的主动区为一鳍形型态(fin)，其剖面可能为一长方形。此外，鳍型场效晶体管的闸结构如同一倒U状(upside-down U)，因而环绕了主动区的三个侧面。如此，便可增强对于闸结构的通道控制。因此便可降低传统平面型晶体管的短通道效应。因此，当鳍型场效晶体管于关闭时，其闸结构可较佳地控制通道，以降低漏电流。例如，鳍型场效晶体管的半导体装置对于如静电放电瞬时(ESDtransient)的极高压脉冲(high voltage spikes)极为敏感。静电放电为在两个物体之间由于静电电荷的累积而发生一快速放电情形。由于快速放电将产生一相对较大的电流，故静电放电可能会摧毁此半导体装置。

因此，本发明针对上述问题提出一种双极性晶体管装置。

发明内容

本发明的主要目的在于提供一种双极性晶体管装置，其利用设于一掺杂井区中的两个鳍式结构建立双载子接面晶体管，以释放均匀的静电放电(ESD)电流，以降低由于静电放电而导致的半导体装置毁损。

为了达到上述目的，本发明提供了一种双极性晶体管装置，其包含一基板与至少一第一晶体管单元。举例来说，基板为半导体基板，第一晶体管单元还包含一第一掺杂井区、至少一第一鳍式结构与至少一第二鳍式结构，其中第一掺杂井区为第一导电型，且设于基板中。

第一鳍式结构还包含多个第一掺杂鳍、一第一闸极带与两个第一接触电极。第一闸极带的材质为多晶硅。第一掺杂鳍均匀设于第一掺杂井区中并沿第一方向设置，每一第一掺杂鳍具有一第一掺杂区与两个第一重掺杂区，第一掺杂区为第一导电型，第一重掺杂区为第二导电型。每一第一掺杂区设于其对应的两个第一重掺杂区之间，第一掺杂区与第一重掺杂区设于第一掺杂井区中并从基板的表面上凸出。第一闸极带设于第一掺杂区的顶部与侧壁及基板的表面上并沿与第一方向相交的第二方向设置，且第一闸极带为浮接。举例来说，第一方向与第二方向相互垂直。在第一导电型为P型时，第二导电型为N型，在第一导电型为N型时，第二导电型为P型。第一接触电极分别设于位于第一掺杂区的相异两侧的第一重掺杂区的顶部与侧壁及基板的表面上并沿第二方向设置，第一重掺杂区通过第一接触电极连接高电压端。