[发明专利]用于蚀刻低K及其它介电质膜的制程腔室

说明书

本发明描述用于蚀刻低k及其它介电质膜的方法及制程腔室。举例而言，方法包括以等离子体制程修改低k介电层的部分。在掩模层及低k介电层的未经修改的部分上有选择地蚀刻低k介电层的经修改的部分。描述具有用于交替地产生不同等离子体的多个腔室区域的蚀刻腔室。在实施例中，在一个操作模式中提供第一电荷耦合的等离子体源以产生至工作件的离子流，而在另一操作模式中提供第二等离子体源以提供反应性物质流而无至工作件的显著离子流。控制器操作以随时间重复循环操作模式以移除期望的介电材料的累积量。

本申请是申请日为“2012年10月17日”、申请号为“201280048477.6”、题为“用于蚀刻低K及其它介电质膜的制程腔室”的发明专利申请的分案申请。

相关申请案的交叉引用

本申请案主张于2011年10月27日提出申请的标题为“Process Chamber forEtching Low K and Other Dielectric Films”的美国临时申请案第61/552,183号的权益，该申请案的内容在此为所有目的以引用的方式整体并入本文。

技术领域

本发明的实施例涉及微电子元件处理领域，且尤其涉及低k介电质膜的等离子体蚀刻。

背景技术

在半导体制造业中，低k介电质系相对于二氧化硅具有小介电常数的材料。低k介电材料实施系用于允许微电子元件的持续规模化的若干策略中的一者。在数字电路中，绝缘介电质使导电部分(例如，互连电线及晶体管)彼此分隔。随着组件的规模化且晶体管更加靠近在一起，绝缘介电质已薄化至电荷积聚并且串扰不利地影响元件效能的程度。用相同厚度的低k介电质替换二氧化硅降低寄生电容，允许更快的切换速度及更低的热耗散。

然而，因为已经发现此等膜的处理(特别是此等膜的蚀刻)会损坏材料及/或致使材料不稳定或不适于元件制造，所以在低k介电质处理技术的发展中需要显著改良。

附图说明

本发明的实施例系以举例方式而非限制地图示于随附图式的诸图中，其中：

图1系图示根据本发明的实施例的用于以单个等离子体蚀刻腔室来蚀刻低k介电质膜的多操作模式蚀刻制程的流程图；

图2系根据一实施例的流程图，进一步说明蚀刻腔室如何在由图1所图示的蚀刻制程所使用的多个模式中操作；

图3A、图3B、图3C、图3D、图3E及图3F图示根据本发明实施例的横截面图，说明多操作模式蚀刻制程100的方法对暴露于制程的示例性工作件的效果；

图4系根据实施例的多腔室处理平台的平面图，该多腔室处理平台可经配置以包括一或多个蚀刻腔室以执行图1所图示的多操作模式蚀刻制程；

图5A图示根据实施例的双区喷淋头的切口透视图，该双区喷淋头可用于蚀刻腔室中以执行图1所图示的多操作模式蚀刻制程；

图5B图示根据本发明实施例的图5A的切口透视图的放大部分；

图6A图示根据实施例的蚀刻腔室的横截面图，该蚀刻腔室经配置以执行图1所图示的蚀刻制程的修改操作；

图6B图示根据实施例的蚀刻腔室的横截面图，该蚀刻腔室经配置以执行图1所图示的蚀刻制程的蚀刻操作；

图6C图示根据实施例的蚀刻腔室的横截面图，该蚀刻腔室经配置以执行图1所图示的蚀刻制程的沉积操作；

图7图示根据实施例的蚀刻腔室的横截面图，该蚀刻腔室经配置以执行图1所图示的蚀刻制程的修改操作；

图8A图示根据实施例的蚀刻腔室的横截面图，该蚀刻腔室经配置以执行图1所图示的蚀刻制程的修改操作；

图8B图示根据实施例的蚀刻腔室的横截面图，该蚀刻腔室经配置以执行图1所图示的蚀刻制程的蚀刻操作；