[发明专利]在栅绕式架构中的锗和III-V纳米线及纳米带的CMOS实现有效

申请号：	201710001499.1	申请日：	2011-12-19
公开（公告）号：	CN106847814B	公开（公告）日：	2020-12-08
发明（设计）人：	M·拉多萨夫列维奇;R·皮拉里塞泰;G·杜威;N·慕克吉;J·卡瓦列罗斯;W·拉赫马迪;V·勒;B·舒-金;M·V·梅茨;R·周	申请（专利权）人：	英特尔公司
主分类号：	H01L27/092	分类号：	H01L27/092;H01L21/8238;H01L21/84;H01L27/12;H01L29/423;H01L21/335;H01L29/775;H01L29/786;B82Y10/00
代理公司：	永新专利商标代理有限公司 72002	代理人：	邬少俊;王英
地址：	美国加***	国省代码：	暂无信息
权利要求书：	查看更多	说明书：	查看更多
摘要：
搜索关键词：	栅绕式架构中的 iii 纳米 cmos 实现
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【说明书】：

公开了用于在同一衬底(例如硅)上的异质材料，例如III‑V族半导体材料和IV族半导体(例如Ge)的共同集成的架构和技术。在实施例中，具有交替的纳米线和牺牲层的多层异质半导体材料堆叠体用来释放纳米线并允许完全围绕纳米线晶体管的沟道区的同轴栅极结构的形成。在实施例中，单独的PMOS和NMOS沟道半导体材料与具有交替的Ge/III‑V层的覆盖层的起始衬底共同集成。在实施例中，在单独PMOS和单独NMOS器件内的多个堆叠的纳米线的垂直集成使能给定的布局区域的相当大的驱动电流。

本申请为分案申请，其原申请是2014年6月18日进入中国国家阶段、国际申请日为2011年12月19日的国际专利申请PCT/US2011/065914，该原申请的中国国家申请号是201180075625.9，发明名称为“在栅绕式架构中的锗和III-V纳米线及纳米带的CMOS实现”。

技术领域

本发明的实施例通常涉及微电子器件架构和制造，且更特别地涉及CMOS的异质纳米线晶体管。

背景技术

硅CMOS技术已成为过去几十年来微电子器件的支柱。然而，摩尔定律将在某个点要求基于非硅器件技术的扩展。虽然早已在除了硅以外的材料(例如III-V族半导体)中制造微电子器件，在这些介质中的MOS技术从高容量制造(HVM)观点被认为是不成熟的。

当代III-V族技术的另一问题源于合理地配合得很好的n型和p型器件的缺乏，因为虽然III-V族材料系统具有高电子迁移率，但空穴迁移率低得多。因此，从高级硅CMOS到III-V族器件的过渡可能需要对到目前为止与基于硅的器件共同发展的电路设计的显著中断，且结果是依赖于CMOS逻辑的互补晶体管的可用性。

能够实现具有基于III-V族的微电子器件的CMOS的器件架构和制造技术提供了在更多的几十年间扩展摩尔定律的优点。

附图说明

本发明的实施例作为例子而不是作为限制被示出，且可参考当结合附图考虑时的下面的详细描述来更充分理解本发明的实施例，在附图中：

图1是根据一实施例的在同一衬底上的与PMOS IV族纳米线晶体管集成的NMOSIII-V纳米线晶体管的等距视图；

图2A是根据一实施例的穿过与PMOS IV族纳米线晶体管集成的NMOS III-V纳米线晶体管的沟道区的横截面的图示；

图2B是根据一实施例的穿过与PMOS IV族纳米线晶体管集成的NMOS III-V纳米线晶体管的外赋区的横截面的图示；