[实用新型]一种InPPIN光电探测器光电集成器件

说明书

技术领域

本实用新型涉及一种系统器件级集成器件，包括InP PIN光电探测器、InGaP HBT放大器、GaAs PN限幅器和GaAs pHEMT 低噪放集成，属于半导体制造领域。

背景技术

进入二十一世纪以来，社会迈入了超高速发展的信息时代，全球数据业务呈现爆炸式增长，对网络带宽的需求飞速增长,这为传统电信业务的迅速发展提供了新的挑战和机遇。进入2015年，中央提出“提网速，降网费”的要求。因此，大力发展光纤通信系统成为当前发展的重点。本专利主要针对光接收机，提出了一种器件级光电集成系统。

目前，主流的光电接收机的接收端架构为：PIN光电探测器+TIA+限幅器+低噪放，四种独立的芯片构成一个完整的接收端，但存在以下问题：

1.组装时需调试，不利于大生产且人为因素的介入引入不确定因素，不利于提升整个组件的质量；

2.四款独立的芯片无法集成，对系统的进一步小型化不利；

3.四款独立的芯片，不利于成本的进一步降低。

因此，本专利涉及将InP PIN光电探测器、InGaP HBT跨阻放大器（TIA）、GaAs PN限幅器与GaAs pHEMT低噪放集成。首先InP PIN光电探测器将光信号转换为电流信号，光电流送至HBT，利用HBT电流驱动特性简化TIA设计，同时，HBT中PN结可用于限幅器的制作，限幅器的作用是小信号输入时呈现小损耗，大信号输入时进行大幅衰减，处理后的信号进入GaAs pHEMT低噪放，利用GaAs pHEMT噪声系数低的特点进行信号放大。因此，该专利有助于进一步增加IC功能，提高集成度，简化系统，降低尺寸和成本。

实用新型内容

为解决上述技术问题，本实用新型采用的一个技术方案是：一种InP PIN光电探测器光电集成器件，其特征在于，包括；InP PIN光电探测器、GaAs异质结双极型晶体管、GaAs高电子迁移率晶体管和GaAs PN二极管限幅器；所述InP PIN光电探测器、GaAs异质结双极型晶体管、GaAs高电子迁移率晶体管和GaAs PN二极管限幅器之间有离子注入形成的隔离器件。

优选地，所述集成器件从下至上包括衬底、缓冲层、spacer1隔离层、沟道层、spacer2隔离层、势垒层以及势垒层和spacer2隔离层之间的δ掺杂层作为器件的公共底层。

优选地，所述GaAs高电子迁移率晶体管器件为单势垒层结构，位于公共底层一侧，其上N+GaAs层中间设置沟槽，沟槽内设置T型栅；N+GaAs层上设置P型和N型电极。

优选地，所述GaAs PN二极管限幅器紧邻所述GaAs PN二极管限幅器，通过隔离器件分隔开，其上包括N-GaAs集电区，集电区上设置P-GaAs基区，所述基区宽度小于集电区。

优选地，所述GaAs异质结双极型晶体管紧邻所述GaAs PN二极管限幅器，通过隔离器件分隔开，其上设置包括N-GaAs集电区，集电区上设置P-GaAs基区，所述基区宽度小于集电区；基区以上设置发射区，发射区上设置帽层，所述发射区和冒层宽度一致，小于所述基区宽度。

优选地，所述InP PIN光电探测器设置于所述GaAs异质结双极型晶体管一侧，通过隔离器件与其分隔开，其上依次包括宽度相同的发射区、帽层、晶体隔离层、晶体过渡层、N-InP层、i-光吸收层和P-InP层。

优选地，所述δ掺杂层为二维Si掺杂，其掺杂浓度1×10¹¹~1×10¹² cm^-2。

附图说明

图1是本实用新型InP PIN光电探测器光电集成器件的结构图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本实用新型的一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

参见图1一种InP PIN光电探测器光电集成器件，其特征在于，包括；InP PIN光电探测器、GaAs异质结双极型晶体管、GaAs高电子迁移率晶体管和GaAs PN二极管限幅器；所述InP PIN光电探测器、GaAs异质结双极型晶体管、GaAs高电子迁移率晶体管和GaAs PN二极管限幅器之间有离子注入形成的隔离器件111。