[实用新型]一种用于加速器功率源的数字低电平控制系统

说明书

技术领域

本发明涉及加速器控制技术领域，具体涉及一种用于加速器功率 源的数字低电平控制系统。

背景技术

数字低电平控制系统(LLRF，LOWLEVELRFSYSTEM)是一种全 数字低电平脉冲信号幅相稳定度的控制装置。它采用雷达、通信领域 中的中频信号的数字化和I/Q复解调及数字信号处理技术，克服了传 统的模拟射频控制技术对器件的性能苛刻要求，以及温度和元器件个 体差异等因素对系统的精度和稳定性影响大等缺点，从而大大提高了 系统的稳定性、灵活性和一致性。它实现了脉内(mS级脉宽)闭环 的快速数字幅相反馈补偿，闭环响应时间小于1μS。数字低电平控 制系统(LLRF)可实现不同特性的体制的功率源和负载腔体的幅相稳 定，适应全固态、电子管、速调管等体制的功率源接口。

近年来，随着我国综合国力的不断提升，强束流加速器(由四个加速 器中心组成：1散裂中子源加速中心，2ADS洁净核能加速器中心， 3核废料处理加速器中心，4癌症治疗加速器中心)、质子加速器、 人造小太阳高频功率源等高能物理领域一大批具有国际先进水，并与 我国科技进步和国民经济发展有着深远意义的项目都在开始进入实 施阶段。这些加速器系统中必不可少的就是功率源系统，而现有的功 率源系统均存在输出射频信号的幅度、相位、频率不稳定的缺陷。

实用新型内容

本实用新型提供一种用于加速器功率源的数字低电平控制系统， 解决了现有技术中存在的功率源系统输出射频信号的幅度、相位、频 率不稳定的缺陷。

本实用新型解决上述技术问题的技术方案如下：一种用于加速器 功率源的数字低电平控制系统，包括数据采集端、处理器、输出端和 模拟变频组件；

所述数据采集端，与所述处理器和模拟变频组件连接，用于采集 模拟变频组件输出的信号；

所述处理器，包括FPGA，用于对采集的信号进行数字PI控制处 理；

所述输出端，与所述处理器和所述模拟变频组件连接，用于将处 理器处理的信号输出给模拟变频组件；

所述模拟变频组件，与功率源系统连接，用于将功率源系统输出 的射频功率信号经过变频发送给数据采集端，或将输出端输出的信号 经过变频输出给功率源系统。

本实用新型的有益效果是：通过采用FPGA进行信号处理，能够 调整得到需要的射频信号的幅度、相位和频率，达到幅度和相位稳定 的目的，从而推动固态放大器激励发射机使得功率恒定。

在上述技术方案的基础上，本实用新型还可以做如下改进。

进一步，所述数据采集端包括腔体pick_up信号采集端口、波导 正向信号采集端口、波导反向信号采集端口和相邻腔体pick_up信号 采集端口中的至少一种。

进一步，所述处理器包括FPGA，用于对采集的信号进行数字PI 控制处理。

进一步，处理器还包括DSP，所述DSP与所述FPGA连接，用于 对FPGA进行辅助运算处理。

采用上述进一步方案的有益效果是：通过采用DSP对FPGA进行 辅助运算处理，能够充分发挥DSP的浮点运算能力和FPGA快速定点 处理的优势，提高数据处理的精度，得到幅度和相位更加稳定的射频 功率信号。

进一步，所述模拟变频组件包括模拟上变频组件、模拟下变频组 件和功分器，所述功分器输入来自外部本振组件的本振信号，分为两 路，一路输送给模拟上变频组件，另一路输送给模拟下变频组件；所 述模拟上变频组件与所述输出端的输出端口连接，所述模拟下变频组 件与所述数据采集端的输入端口连接。

进一步，所述腔体pick_up信号采集端口、波导正向信号采集端 口、波导反向信号采集端口和相邻腔体pick_up信号采集端口均为 16位A/D变换器。

进一步，所述输出端为16位D/A变换器。

进一步，所述模拟上变频组件包括第一支路，所述第一支路包括 依次连接的第一衰减器、第一放大器、第一乘法器、第一带通滤波器、 第二放大器、第一开关、第二开关和耦合器；还包括第二带通滤波器， 所述第二带通滤波器还与第一乘法器连接；所述第一开关和所述第二 开关均有来自外部的时钟信号控制其开关，所述第一支路的数量与所 述输出端的输出端口数量相同。