[发明专利]用于AER前馈分类系统的脉冲神经元硬件架构

说明书

本发明涉及AER图像传感器图像识别领域，为满足基于AER图像传感器的事件驱动前馈分类系统对于实时性、并行处理和小型化的要求，本发明旨在提供一种基于FPGA平台的SNN脉冲神经元硬件实现结构。本发明采用的技术方案是，用于AER前馈分类系统的脉冲神经元硬件架构,由权值储存区、权值读写选通器、膜电势乘法累加器、PSP函数产生器、触发判断器、控制和时序以及权值修正模块，共计7个部分构成。本发明主要应用于图像传感器图像识别场合。

技术领域

本发明涉及AER图像传感器图像识别领域，尤其涉及一种用于AER图像识别分类脉冲神经网络中的神经元硬件实现。

背景技术

AER(Address-Event Representation,AER，地址-事件表示)图像传感器实时探测目标场景的变化，相比基于“帧扫描”成像方式的传统图像传感器，能够滤除静止的背景像素数据，大幅降低冗余数据。AER只输出相关信息的异步数字事件流，这使得后面的处理系统能够设计为完全事件驱动。

基于AER图像传感器的事件驱动前馈分类系统，与其他分类系统相似，可分为两部分：特征提取和分类。特征提取部分使用Gabor方向滤波器和最大化操作，而分类则采用脉冲神经网络(Spiking Neuron Networks，SNN)。首先利用AER像素上的差分硬件，达到阈值时输出地址事件流，并行进入基于Gabor函数的方向滤波器，输出包含特征信息的卷积结果，完成特征提取。每个输出都包含相应地址坐标，在指定接受域范围内，利用最大化操作滤除非显著信息，接着通过TFS(Time-to-first spike)单元，转换为脉冲响应，提供给SNN进行分类。

针对AER输出信息和分类系统的要求，选用SNN众多模型中的LIF(LeakageIntegrate-and-fire)模型。LIF的输入通过TFS产生突触后电势(postsynapticpotential，PSP)，具有快速上升和缓慢下降的形状。每个神经元之间都用权值代表突触强度，神经元的膜电势由所有输入脉冲的PSP的加权和叠加得到。通过与阈值进行比较，决定神经元触发与否，符合真实世界基于刺激的分类任务。SNN训练阶段如果神经元应该触发，而实际上没有触发，那么会提高膜电势峰值(tmax)处的权值。如果不应该触发，而实际上触发，则会降低膜电势峰值处的权值。若无误，则不用修正。测试时，通过统计相应神经元的触发状态实现分类。

该分类系统的SNN硬件结构如图1所示。硬件结构包含特征输入、脉冲编码器、控制和时序、脉冲神经元以及触发状态输出，共计5个部分。包含特征信息的输入进入脉冲编码器，在控制和时序的作用下，进入脉冲神经元，进行对应的权值累加等操作，接着进行阈值比较，判断触发状态的输出。AER图像传感器的前馈分类系统，对AER芯片输出的信息进行处理，通过Gabor卷积和最大化操作完成特征提取并减少非显著特征，输出信息进入采用LIF神经元的SNN网络，其中包含地址信息和时间信息，地址信息可以获知事件产生的像素位置以及对应滤波器种类，时间信息可以获知事件发生的时间。脉冲编码器工作原理为：如果网络的输入数量为N，输入有效时会有规律地激活一个脉冲，在无有效输入时不产生脉冲。

目前SNN算法主要依靠软件实现，速度慢，并行程度低，无法进行实时处理。而且软件需要较大的计算机支持，除了成本较高外，也无法实现设备的小型化。为了满足基于AER图像传感器的事件驱动前馈分类系统对小型化和实时性的要求，对于所采用的SNN硬件实现变得十分必要，而SNN硬件中最重要的就是数量极大，具有可复制性的脉冲神经元。现场可编程门阵列(Field－Programmable Gate Array，FPGA)在近年得到了高速的发展，很容易实现高速、并行计算。利用FPGA实现SNN的脉冲神经元对于该分类系统的性能具有极为重要的意义。

发明内容