[发明专利]用于AER前馈分类系统的脉冲神经元硬件架构

权利要求书

1.一种用于AER前馈分类系统的脉冲神经元硬件架构，其特征是，由权值储存区、权值读写选通器、膜电势乘法累加器、PSP函数产生器、触发判断器、控制和时序以及权值修正模块，共计7个部分构成，各部分具体如下：

1)控制和时序以及权值修正模块：用于提供两个内部时钟，CLK和SLOW_CLK，其中CLK时钟周期小于SLOW_CLK，比例范围为1:10000到1:500000，用于脉冲编码采样、膜电势比较，决定了网络处理的速度；SLOW_CLK用于协调神经元内部的工作，在不到一个SLOW_CLK的周期内能够获得所有的输入的膜电势累加结果；另外需要RST信号用于复位置零，以及RE读信号和WE写信号用于控制权值读写；

2)权值读写选通器：通过控制信号选择权值的操作方式，在读阶段，连接权值储存器，提供适当的权值，在写阶段，线路连接至输入端，通过外部端口实现权值更新；

3)权值储存器：在神经元内部用于储存权值，每个神经元权值储存器空间为输入数量乘以数据宽度；

4)PSP函数产生器：PSP是具有迅速上升和缓慢下降的形状，(1)为PSP函数公式：

其中，K为PSP函数值，V0控制上升最大值，这里τm和τs是控制上升和下降坡度的时间常数，两常数关系为τs＝τm/4，PSP波形共持续30个SLOW_CLK个周期，根据公式可采用30个离散点储存对应PSP函数值，形成30个数据宽度的查找表；

5)膜电势乘法累加器：包括一个乘法器和一个加法器，在每个SLOW_CLK周期，根据公式(2)进行加权计算，其中n为累加周期内所有输入的数量，Δt为当前时间和上个脉冲的时间差，通过PSP查找表直接求值，ω为对应权值，通过权值储存器读取：

6)触发判断器：在每一个CLK周期，膜电势乘法累加器的结果都会和膜电势阈值进行比较，如果阈值达到，则产生触发状态，否则不触发；触发判断器包含一个比较器，产生SNN触发状态输出；

7)权值修正模块：用于SNN网络训练学习时，对错误触发的神经元权值实行修正。

2.如权利要求1所述的用于AER前馈分类系统的脉冲神经元硬件架构，其特征是，SNN网络训练规则如下：应触发而未触发或不应触发而触发，读取PSP函数产生器响应数值，乘以学习速率后叠加到原权值位置，进行更新；利用内部PSP产生器和乘法器实现权值修正操作。

3.如权利要求1所述的用于AER前馈分类系统的脉冲神经元硬件架构，其特征是，7个部分流程为：首先通过读写控制信号，来控制权值的更新和读取；在读取阶段，也就是测试阶段，根据输入的地址从权值储存区获取权值，另外从PSP函数产生器获取PSP函数值，共同进入膜电势乘法累加器中，进行加权计算；计算结果在每个时钟周期都会与触发阈值进行比较，利用比较器判断神经元的触发状态；在学习阶段，如果需要进行权值修正，读写控制信号此时处在写阶段，利用权值修正模块，读取PSP函数产生器的响应数值，对权值储存单元的权值进行修正。

4.如权利要求1所述的用于AER前馈分类系统的脉冲神经元硬件架构，其特征是，7个部分集成于现场可编程门阵列FPGA中，权值存储器综合成存储RAM。