[发明专利]一种光照度采集器

权利要求书

1.一种光照度采集器，包括照度检测模块、MCU、射频收发模块和电源模块，所述的电源模块用于提供所述的照度检测模块、所述的MCU和所述的射频收发模块的工作电压，所述的MCU与所述的射频收发模块连接，其特征在于所述的照度检测模块包括照度检测单元、ALU单元和数据存储单元，所述的照度检测单元和所述的数据存储单元分别与所述的ALU单元连接，所述的ALU单元和所述的MCU连接，所述的ALU单元中设置有睡眠周期、唤醒周期和参考偏差范围，所述的ALU单元在睡眠周期处于休眠模式，所述的ALU单元在唤醒周期处于工作模式，在初始状态，所述的ALU单元将初始的光照度存储到所述的数据存储单元中，所述的ALU单元交替处于睡眠周期和唤醒周期，在睡眠周期内，所述的ALU单元进入休眠模式，此时所述的MCU、所述的射频收发模块、所述的照度检测单元和所述的数据存储单元均处于非工作状态，在唤醒周期内，所述的ALU单元进入工作模式，向所述的照度检测单元发出采集光照度命令，所述的照度检测单元先进入工作模式采集当前的光照度，并将该光照度反馈给所述的ALU单元，然后再次进入非工作模式，所述的ALU单元将接收到的光照度存储到所述的数据存储单元中，并将该光照度与前一次存储到所述的数据存储单元中的光照度进行比较，如果两者之差超出参考偏差范围，则所述的ALU单元生成偏差信号发送给所述的MCU将所述的MCU唤醒使其进入工作模式，所述的MCU将接收到的偏差信号通过所述的射频收发模块发送给LED系统，如果两者之差落入参考偏差范围内，所述的ALU单元不会唤醒所述的MCU。

2.根据权利要求1所述的一种光照度采集器，其特征在于所述的MCU电路包括型号为STM32F103的第一芯片、第一晶振、第二晶振、第一电容、第二电容、第三电容、第四电容、第五电容、第六电容、第七电容和第八电容；所述的第一芯片的第3脚、所述的第一电容的一端和所述的第一晶振的一端连接，所述的第一芯片的第4脚、所述的第二电容的一端和所述的第一晶振的另一端连接，所述的第一电容的另一端和所述的第二电容的另一端均接地，所述的第一芯片的第5脚、所述的第三电容的一端和所述的第二晶振的一端连接，所述的第一芯片的第6脚、所述的第八电容的一端和所述的第二晶振的另一端连接，所述的第三电容的另一端和所述的第八电容的另一端均接地，所述的第四电容的一端、所述的第五电容的一端、所述的第六电容的一端和所述的第七电容的一端连接，所述的第四电容的另一端、所述的第五电容的另一端、所述的第六电容的另一端和所述的第七电容的另一端均接地，所述的第一芯片的第8脚和第23脚均接地，所述的第一芯片的第12脚、第13脚、第19脚、第25脚、第26脚和第27脚均与所述的射频收发模块连接；所述的第一芯片的第20脚、第21脚、第24脚、第48脚以及所述的第四电容的一端、所述的第五电容的一端、所述的第六电容的一端和所述的第七电容的一端的连接端分别与所述的电源模块连接。

3.根据权利要求2所述的一种光照度采集器，其特征在于所述的射频收发模块包括型号为ZM5168P0的第二芯片、磁珠、第九电容和第十电容，所述的第二芯片的第12脚和所述的第一芯片的第13脚连接，所述的第二芯片的第13脚和所述的第一芯片的第12脚连接，所述的第二芯片的第15脚和所述的第一芯片的第26脚连接，所述的第二芯片的第19脚和所述的第一芯片的第25脚连接，所述的第二芯片的第22脚和所述的第一芯片的第27脚连接，所述的第二芯片的第25脚和所述的第一芯片的第19脚连接，所述的第二芯片的第17脚、所述的第九电容的一端和所述的磁珠的一端连接，所述的第九电容的另一端和所述的第十电容的一端连接，所述的第十电容的另一端和所述的磁珠的另一端连接且其连接端与所述的电源模块连接，所述的第二芯片的第18脚接地。

4.根据权利要求3所述的一种光照度采集器，其特征在于所述的电源模块包括型号为TP4057的第三芯片、型号为SP6205的第四芯片、电池、第一电阻、第二电阻、第三电阻、第十一电容、第十二电容、第十三电容、第十四电容、第十五电容、第十六电容和第十七电容；所述的第三芯片的第1脚和所述的第一电阻的一端连接且其连接端和所述的第一芯片的第20脚连接，所述的第三芯片的第5脚和所述的第二电阻的一端连接且其连接端和所述的第一芯片的第21脚连接，所述的第三芯片的第4脚、所述的第一电阻的另一端、所述的第二电阻的另一端、所述的第十二电容的一端和所述的第十三电容的一端连接，所述的第十二电容的另一端和所述的第十三电容的另一端均接地，所述的第三芯片的第2脚接地，所述的第三芯片的第3脚、所述的第十四电容的一端、所述的第十五电容的一端、所述的电池的正端、所述的第十一电容的一端和所述的第四芯片的第1脚连接，所述的第十一电容的另一端接地，所述的第十四电容的另一端、所述的第十五电容的另一端和所述的电池的负端均接地，所述的第三芯片的第6脚和所述的第三电阻的一端连接，所述的第三电阻的另一端接地，所述的第四芯片的第2脚接地，所述的第四芯片的第4脚和所述的第十六电容的一端连接，所述的第十六电容的另一端和所述的第十七电容的一端均接地，所述的第四芯片的第5脚和所述的第十七电容的一端连接且其连接端分别与所述的第一芯片的第24脚、第48脚、所述的第四电容的一端、所述的第五电容的一端、所述的第六电容的一端和所述的第七电容的一端的连接端以及所述的第十电容的另一端和所述的磁珠的另一端的连接端连接。