[发明专利]嵌入式HKMG非易失性存储器

说明书

技术领域

本发明实施例涉及嵌入式HKMG非易失性存储器。

背景技术

嵌入式存储器是用在半导体产业中以提高集成电路(IC)性能的技术。嵌入式存储器是非独立存储器，其与逻辑核芯集成在同一芯片上并支撑逻辑核完成预期的功能。高性能嵌入式存储器确保了高速和宽总线的能力，从而限制或消除了芯片间的通信。

发明内容

根据本发明的一个实施例，提供了一种一种集成电路(IC)，包括：逻辑区，包括逻辑器件，所述逻辑器件设置在衬底上方并且包括设置在高k栅极介电层和逻辑栅极氧化物上方的第一金属栅电极；以及嵌入式存储区，与所述逻辑区相邻设置并且包括非易失性存储(NVM)器件，所述非易失形存储(NVM)器件包括设置在所述高k栅极介电层上方的第二金属栅电极；其中，所述非易失形存储器件包括在所述衬底上横向隔开的选择晶体管和控制晶体管，其中，所述控制晶体管包括通过电荷捕获层和所述高k栅极介电层与所述衬底分离的控制栅电极。

根据本发明的另一实施例，还提供了一种集成电路(IC)，包括：逻辑区，包括逻辑器件，所述逻辑器件设置在衬底上方并且包括设置在高k栅极介电层上方的第一金属栅电极；以及嵌入式存储区，与所述逻辑区相邻设置并且包括非易失性存储(NVM)器件，所述非易失性存储(NVM)器件包括在所述衬底上横向隔开的选择晶体管和控制晶体管；其中，所述选择晶体管或所述控制晶体管包括通过所述高k栅极介电层和存储栅极氧化物与所述衬底分离的第二金属栅电极。

根据本发明的又一实施例，还提供了一种形成集成电路(IC)的方法，包括：提供衬底，所述衬底包括具有逻辑器件的逻辑区和具有非易失形存储器件的存储区，所述非易失形存储器件包括彼此隔开的选择晶体管和控制晶体管；在所述衬底上方形成栅极氧化物层、高k栅极介电层和多晶硅层；图案化所述多晶硅层、所述高k栅极介电层和所述栅极氧化物层以在所述逻辑区内形成逻辑牺牲栅极堆叠件以及在所述存储区内形成选择牺牲栅极堆叠件和控制牺牲栅极堆叠件；用金属层替代所述逻辑牺牲栅极堆叠件且替代所述选择牺牲栅极堆叠件与所述控制牺牲栅极堆叠件中的至少一个以在所述逻辑区内形成第一金属栅电极以及在所述存储区内形成第二金属栅电极。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。

图1示出包括高-k金属栅极(HKMG)非易失性存储(NVM)器件的集成电路(IC)的一些实施例的截面图。

图2示出包括HKMG NVM器件的IC的一些额外实施例的截面图。

图3示出包括HKMG NVM器件的IC的一些额外实施例的截面图。

图4至图14C示出用于制造包括HKMG NVM器件的IC的方法的一些实施例的一系列截面图。

图15示出用于制造包括HKMG NVM器件的IC的方法的一些实施例的流程图。

具体实施方式

以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接触的方式形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。

而且，为了便于描述，在此可以使用诸如“在…下方”、“在…下面”、“下”、“在…之上”、“上”等空间相对术语以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，并且在此使用的空间相对描述符可以同样地作出相应的解释。