[发明专利]提高协同仿真平台验证效率的方法及系统在审

专利信息
申请号: 201611143046.4 申请日: 2016-12-07
公开(公告)号: CN106777665A 公开(公告)日: 2017-05-31
发明(设计)人: 薛炜澎;唐飞;江源 申请(专利权)人: 盛科网络(苏州)有限公司
主分类号: G06F17/50 分类号: G06F17/50
代理公司: 苏州威世朋知识产权代理事务所(普通合伙)32235 代理人: 杨林洁
地址: 215021 江苏省苏州市*** 国省代码: 江苏;32
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 提高 协同 仿真 平台 验证 效率 方法 系统
【说明书】:

技术领域

发明涉及网络通信领域,尤其涉及一种提高协同仿真平台验证效率的方法及系统。

背景技术

如图1所示,为现有技术中的协同仿真架构图,其为一种芯片级的协同仿真操作平台,在该协同仿真平台下,对于待测试芯片而言,对其所有的功能,仅能够做一次芯片级协同仿真;然而,随着芯片规模的提高,协同仿真中的调试难度越来越高,该种架构不适宜科技的发展。

进一步的,为了降低调试难度,在协同仿真前期,结合图2所示,根据待测试芯片的功能将整个待测试芯片划分为一个个子系统,作为芯片功能参照的C模型也会按照同样的方式进行划分,通过这种层次化的验证方式,各个子系统之间的调试工作可以并行完成,并通过子系统阶段或者模块级的调试提前发现问题,减少后期芯片级仿真的工作量,因为相同的问题所在的层级越低其调试难度越低,从而提高协同仿真验证效率。

上述对待测试芯片进行划分后,所述待测试芯片形成了芯片级,子系统级和模块级等层级结构;现有技术中,对应该种层级结构的待测试芯片的协同仿真平台中,需要为每一个待测的子系统和模块分别产生激励,很难保证同一个测试用例在不同级别的系统测试中的一致性,并在验证过程中,需要增加大量的重复工作量,验证效率低下。

发明内容

本发明的目的在于提供一种提高协同仿真平台验证效率的方法及系统。

为实现上述目的之一,本发明一实施方式的提高协同仿真平台验证效率的方法,所述方法包括:建立协同仿真平台,所述协同仿真平台包括:待测试芯片以及对应所述待测试芯片建立的C模型;

所述待测试芯片包括:根据其功能将其划分的若干个功能单元;

所述C模型包括:对应待测试芯片的各个功能单元、依次形成的若干个仿真测试子模型,每个仿真测试子模型一一对应待测试芯片的各个功能单元;

向所述待测试芯片和所述C模型同时发送同一个测试激励;

仿真过程中,每个仿真测试子模型均独立输出仿真结果;

根据中间结果仿真逻辑,以及当前所述仿真测试子模型相邻的下一个仿真测试子模型,将当前所述仿真测试子模型对应的仿真结果的格式转换为与其相邻的仿真子模型所需求的输入测试激励的相同的格式,以作为其相邻的仿真子模型以及相邻的仿真子模型对应的所述功能单元的输入测试激励。

作为本发明一实施方式的进一步改进,所述待测试芯片被划分为子系统级别的层级结构,所述功能单元一一对应所述待测试芯片的各个子系统。

作为本发明一实施方式的进一步改进,所述待测试芯片被划分为模块级别的层级结构,所述功能单元一一对应所述待测试芯片的各个子模块。

作为本发明一实施方式的进一步改进,所述方法还包括:

当前仿真测试子模型以及与其对应的功能单元均输出仿真结果后,判断当前仿真测试子模型的仿真结果与对应所述功能单元的仿真结果是否相同;

若相同,判断当前待测试芯片的功能单元通过验证;

若不同,判断当前待测试芯片的功能单元未能通过验证。

作为本发明一实施方式的进一步改进,所述方法还包括:

若判断当前仿真测试子模型的仿真结果与对应所述功能单元的仿真结果不相同,则结束仿真,并输出报错信息。

为实现上述目的之一,本发明一实施方式的提高协同仿真平台验证效率的系统,所述系统包括:模型构建模块,用于建立协同仿真平台,所述协同仿真平台包括:待测试芯片以及对应所述待测试芯片建立的C模型;

所述待测试芯片包括:根据其功能将其划分的若干个功能单元;

所述C模型包括:对应待测试芯片的各个功能单元、依次形成的若干个仿真测试子模型,每个仿真测试子模型一一对应待测试芯片的各个功能单元;

激励发送模块,用于向所述待测试芯片和所述C模型同时发送同一个测试激励;

处理模块,用于在仿真过程中,使每个仿真测试子模型均独立输出仿真结果;

根据中间结果仿真逻辑,以及当前所述仿真测试子模型相邻的下一个仿真测试子模型,将当前所述仿真测试子模型对应的仿真结果的格式转换为与其相邻的仿真子模型所需求的输入测试激励的相同的格式,以作为其相邻的仿真子模型以及相邻的仿真子模型对应的所述功能单元的输入测试激励。

作为本发明一实施方式的进一步改进,所述待测试芯片被划分为子系统级别的层级结构,所述功能单元一一对应所述待测试芯片的各个子系统。

作为本发明一实施方式的进一步改进,所述待测试芯片被划分为模块级别的层级结构,所述功能单元一一对应所述待测试芯片的各个子模块。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于盛科网络(苏州)有限公司,未经盛科网络(苏州)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201611143046.4/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top