[发明专利]一种视频编码芯片架构等效硬件复杂度及性能估计系统

说明书

本发明公开一种视频编码芯片架构等效硬件复杂度及性能估计模型，从静态硬件资源消耗和芯片工作时能量资源(功耗)消耗入手，分析逻辑门、片上SRAM、访存带宽、吞吐等硬件性能参数和资源消耗(硬件和能耗)之间关系，构建反映流水算法和硬件架构复杂度的资源消耗模型。将硬件资源和能量资源消耗映射为等价货币量，构建反映流水算法复杂度的资源消耗模型。基于流水算法模型及流水时序验证模型，在无需硬件描述语言(RTL)设计实现情况下，提出资源消耗模型相关参数的定量估算方法，为资源消耗度量提供支持。

技术领域

本发明涉及视频编码芯片领域，特别涉及一种视频编码芯片架构等效硬件复杂度及性能估计系统。

背景技术

视频编码芯片设计是个复杂的系统工程，包括算法设计、架构设计、RTL设计、后端设计、流片测试等环节。视频编码芯片设计的瓶颈在于高性能算法和架构设计，直接决定视频编码IP核的性价比和市场接受度。率-失真-复杂度性能方法是视频编码算法优化、以及视频编码芯片架构性能优劣的标准。针对芯片实现视频编码算法及硬件架构的复杂度和率失真性能协同优化，是算法和结构设计需要权衡的指导性因素。

视频编码复杂度度量非常复杂。硬件流水和软件编程的视频编码器算法复杂度评价不同，芯片实现复杂度需考虑计算/存储消耗、吞吐、访存带宽等因素；本发明针对芯片并行流水处理的特点，考虑逻辑门、SRAM消耗、访存带宽、硬件效率等因素，构建相对准确的硬件实现复杂度模型；提出合适的率-失真-复杂度性能评价方法，为流水算法多参数组合选择提供评判依据支持。

最接近的现有技术1：软件编码器基于机器周期数或代码运行时间的复杂度度量方法。这两类视频编码复杂度度量方法，主要适用于软件视频编码器，通过编码算法代码的代码机器数和代码运行时间，度量编码器复杂度。其缺陷是仅适用于基于DSP或处理器的软件视频编码器复杂度估算，不适合视频编码编码芯片复杂度估计。

最接近的现有技术2：基于视频编码器汇编代码分析的方法。视频编码代码汇编指令分为计算、判断、存储三类并统计指令数，分析编码器各模块计算、控制和访存的复杂度，构建模型度量编码器的复杂度。其缺陷是仅适用于基于DSP或多核处理器的软件视频编码器复杂度估算，不适合视频编码芯片复杂度估计。

最接近的现有技术3：基于圆内扇形区域的复杂度度量方法。这类方法将视频编码芯片逻辑门、片上SRAM、访存带宽、硬件效率等性能参数，映射到一个圆内多个扇形区域，比较不同扇形区域形状，定性地分析各目标参数性能表现。其缺陷是逻辑门、片上SRAM、访存带宽、硬件效率等不同量纲参数如何进行归一化，各个参数之间归一化相对比例关系比较难控制；无芯片复杂度度量公式和模型。

发明内容

本发明的目的是提供一种视频编码芯片架构等效硬件复杂度及性能估计系统，选择度量芯片硬件实现复杂度过程中关注的硬件性能参数；确定无硬件RTL代码实现情况下度量或估计硬件性能参数的方法；基于不同量纲性能参数提出芯片实现硬件复杂度的模型；如何评价视频编码算法和硬件架构的率-失真-复杂度性能。

为了实现上述目的，本发明的方案是：一种视频编码芯片架构等效硬件复杂度及性能估计系统，其特征在于，所述模型包括：

SystemC流水化视频编码算法验证平台，在无需硬件RTL实现情况下，能够快速估算出硬件性能参数，包括逻辑资源消耗性能、SRAM消耗性能、外存总线线宽、系统吞吐性能、硬件逻辑效率、内存访存效率以及外存访存效率七个参数，这些参数能反映视频编码芯片复杂度；

RTL流水线时序验证平台，是流水化算法定制优化的前提约束，将不同粒度算法模块抽象为黑匣子，采用SystemC以少量代码在RTL级实现流水线模型描述，具体数据处理模块采用“黑匣子”代替，仅描述各粒度模块启动、停止和完成处理条件；

RAM和硬件效率估计模型，基于SystemC流水化视频编码算法验证平台，直接估算出SRAM消耗性能、外存总线线宽、硬件逻辑效率、内存访存效率、外存访存效率五个参数；