[发明专利]一种低功耗、高数据吞吐量的SDRSDRAM控制器及其工作方法

权利要求书

1.一种低功耗、高数据吞吐量的SDR SDRAM控制器，其特征在于，该控制器包括PLL、自动刷新模块、用户接口模块、命令控制模块和CLKDIV模块、OSER/IDES接口模块。

2.根据权利要求1所述的一种低功耗、高数据吞吐量的SDR SDRAM控制器，其特征在于，所述PLL为FPGA芯片内部自带的锁相环电路，通过PLL产生SDR SDRAM控制器所需的时钟信号，包括CLKDIV时钟和SDR SDRAM时钟；所述CLKDIV时钟为所述CLKDIV模块提供时钟源，与SDR SDRAM时钟的频率值相等；SDR SDRAM时钟为SDR SDRAM提供工作时钟。

3.根据权利要求1所述的一种低功耗、高数据吞吐量的SDR SDRAM控制器，其特征在于，所述自动刷新模块为命令控制模块提供自动刷新请求信号，用于SDR SDRAM刷新控制。

4.根据权利要求1所述的一种低功耗、高数据吞吐量的SDR SDRAM控制器，其特征在于，所述用户接口模块介于用户接口与命令控制模块中间，实现数据处理、地址处理和空闲指示处理；用户接口模块与用户接口间的信号包括读写数据、读写地址、读写使能、读写长度、空闲指示、读写响应、读有效指示和时钟。

5.根据权利要求1所述的一种低功耗、高数据吞吐量的SDR SDRAM控制器，其特征在于，所述命令控制模块的作用包括：完成初始化处理、自动刷新处理、控制器时序控制和命令数据收发处理；

所述命令控制模块与用户接口模块间信号包括读写使能、读写地址、读写数据、空闲指示和读有效指示；

所述命令控制模块与自动刷新模块间信号包括自动刷新请求、自动刷新响应；

所述命令控制模块与存储器接口间接口信号包括地址、数据、控制；上电后，命令控制模块首先进行初始化等待，然后对SDR SDRAM进行初始化，完成后进入空闲状态，根据自动刷新请求或读写请求进行工作；

所述初始化处理用于进行初始化等待，并初始化SDR SDRAM控制器；

所述自动刷新处理用于SDR SDRAM的刷新控制，保证数据存储的有效性；

所述控制器时序控制用于产生SDR SDRAM控制器的初始化、刷新、读写操作的工作时序；

所述命令数据收发处理用于产生发送到SDR SDRAM的各种控制和读写命令。

6.根据权利要求1所述的一种低功耗、高数据吞吐量的SDR SDRAM控制器，其特征在于，所述CLKDIV模块为FPGA芯片内部资源，为OSER/IDES接口模块提供数据时钟：由CLKDIV模块产生2分频得到控制器工作时钟，为自动刷新模块、用户接口模块和命令控制模块提供时钟信号。

7.根据权利要求1所述的一种低功耗、高数据吞吐量的SDR SDRAM控制器，其特征在于，所述OSER/IDES接口模块包括OSER接口模块和IDES接口模块；所述OSER/IDES接口模块的链路时钟来自CLKDIV时钟，数据时钟来自CLKDIV模块的分频时钟。

8.根据权利要求1所述的一种低功耗、高数据吞吐量的SDR SDRAM控制器，其特征在于，所述OSER/IDES接口模块的速率比为1:4。

9.根据权利要求1-8任意一项所述的一种低功耗、高数据吞吐量的SDR SDRAM控制器的工作方法，其特征在于，包括初始化、自动刷新、数据地址处理、数据读写操作和预充电处理。

10.根据权利要求9所述的一种低功耗、高数据吞吐量的SDR SDRAM控制器的工作方法，其特征在于，具体步骤包括：

(1)命令控制模块首先进行初始化等待，待达到预设等待时间后，进入步骤(2)；

(2)然后命令控制模块对SDR SDRAM进行初始化；

(3)判断初始化SDR SDRAM控制器是否完成，如果完成，进入步骤(4)，否则，返回步骤(2)；

(4)SDR SDRAM控制器置于空闲状态；

(5)命令控制模块判断所述自动刷新模块是否发出自动刷新请求，如果是，所述命令控制模块开始对SDR SDRAM执行自动刷新操作，刷新完成后返回步骤(4)；否则，进入步骤(6)；

(6)用户接口模块判断用户接口是否有读写请求,如果有，用户接口模块对收到的数据、地址分别进行缓存处理、地址映射，然后向命令控制模块发送读写请求，进入步骤(7)；如果没有，返回步骤(4)；

(7)命令控制模块根据用户接口模块的读写请求向SDR SDRAM发送激活、读写指令，并通过OSER/IDES接口模块完成并串转换后发给SDR SDRAM，进入步骤(8)；

(8)命令控制模块根据用户接口模块发送来的数据长度进行读写，同时读写数据通过OSER/IDES接口模块完成并串/串并转换；

(9)命令控制模块判断读写是否结束，如果是，进入步骤(10)；否则，返回步骤(9)；

(10)命令控制模块对SDR SDRAM进行预充电，完成后进入步骤(4)。