[发明专利]加宽输入输出内存的硅穿孔测试装置

说明书

技术领域

本发明有关于半导体装置的测试技术，特别有关于一种加宽输入输出内存的硅穿孔测试装置。

背景技术

内存芯片等半导体组件在封装阶段需要电性测试，以确定是否为良品以及运算速率等级。对于内存芯片与逻辑芯片的下一代堆栈标准来说，硅穿孔(Through Silicon Via, TSV)技术是关键科技，以连接多个内存芯片，具体可为各式包含硅穿孔结构的已知半导体封装构造以及芯片立体堆栈体(die cube)，并应经过电性测试以确保微电子产品质量。就加宽输入输出(WIDE I/O)的规格而论，待测硅穿孔装置包含四信道，每一信道的输入输出(I/O)数据是128位(bit)，因此全部信道的数据输入输出总共为512位。以第二代加宽输入输出(WIDE I/O 2)的规格来说，其包含四信道或八信道，每一信道的数据输入输出是64位，所以全部信道的数据输入输出总共为256位或512位。

根据联合电子装置工程委员会(JEDEC)在2011年12月所制订的联合电子装置工程委员会标准229(JEDEC标准229，JESD229)规格书，目前加宽输入输出(WIDE I/O)规格为四信道，其单信道传输率(single data rate, SDR)高达128位，且每一信道包含多个输入输出(I/O)脚位与多个驱动脚位。当动态随机存取内存(dynamic random access memory, DRAM)在200兆赫（mega hertz, MHz）的输入输出总线频率 (I/O Bus Clock)下，搭配512位数据接口，传输速率可达100 Gbit/s，内存带宽则达到12.8 GB/s。第二代加宽输入输出(Wide I/O2)规格有四信道和八信道，其单信道传输率为64位，内存带宽则为25.6 GB/s和51.2 GB/s。

半导体测试机台的能力与转换接口的驱动接点(driver pin, DR)与输入输出脚位(I/O pin)数量是固定与受限的。当每个待测装置(Device Under Test, DUT)所需要的驱动接点与输入输出脚位愈多的话，每次可以测试的待测装置的上板数量就愈少，即产出量(throughput)就会变得愈少，导致测试成本愈高。特别是，在基于加宽输入输出规格的庞大数据输入输出的情况下，这将会严重减少待测硅穿孔装置的一次上板测试数量。

请参阅图1，一种适用于第一代加宽输入输出(WIDE I/O)规格的现有内存测试装置500包含一测试头510以及一转换接口520，用以测试至少一待测硅穿孔装置550。该测试头510具有多个输入输出接脚IO与多个驱动接脚DR并构成于一测试机台。该转换接口520包含一信号传输板530与一插座板540。该待测硅穿孔装置550具有四个通道，分别标示为Channel-A、Channel-B、Channel-C、Channel-D，每一信道皆具有相同的驱动脚位A[0:n]与资料脚位DQ[0:127]。利用该信号传输板530的多个输入输出线路531，连接每一数据脚位至对应的输入输出接脚IO；利用该信号传输板530的多个驱动线路532，连接每一驱动脚位至对应的驱动接脚DR。加宽输入输出(WIDE I/O)规格的单信道传输率(SDR)为128位并具有四个信道。当每一通道具有128个输入输出脚位与(n+1)个驱动脚位，测试每一待测硅穿孔装置550需要占用输入输出接脚IO的数量为512个加上占用驱动接脚DR的数量为(n+1)×4，总共需要占用的接脚数量为512+(n+1)×4，其中n为正整数。一测试机台的最大能力接脚数除以上述需要占用的接脚数量，即得待测硅穿孔装置550的可能上板数量。