[发明专利]传输门电路

说明书

本发明提供一种传输门电路，所述传输门电路包括第一PMOS晶体管和第二NMOS晶体管，所述第二NMOS晶体管为本征NMOS晶体管，其中，所述第一PMOS晶体管的漏极和源极分别连接所述传输门电路的输入端和输出端，所述第一PMOS晶体管的栅极连接到第一信号引脚；所述第二NMOS晶体管的漏极和源极分别连接所述传输门电路的输入端和输出端，所述第二NMOS晶体管的栅极连接到第二信号引脚；以及所述第一信号引脚和所述第二信号引脚被施加相反的逻辑电平。本发明所提供的传输门电路可以在低电源电压、输入端信号非全摆幅的情况下保持良好的AC性能。

技术领域

本发明涉及半导体技术领域，具体而言涉及传输门电路。

背景技术

传输门(Transmission Gate)是一种既可以传送数字信号又可以传输模拟信号的可控开关电路。传输门常用于各种电源电压范围下的输入输出(IO)应用。然而，对于高电压阈值器件，当电源电压下降为较低的值时，例如电源电压的范围处于传输门晶体管的阈值电压(V_th)和二倍阈值电压之间时，如果传输门的输入端信号不是全摆幅信号，传输门电路中的NMOS晶体管的栅源电压V_gs或PMOS晶体管的栅源电压V_gs较低，接近电压阈值，因此，由于阈值较高，NMOS晶体管和PMOS晶体管难以在上升沿或下降沿迅速开启，将大大削弱传输门的交流(AC)性能，该问题也成为具有高阈值电压器件的传输门后的上拉应用的瓶颈。

发明内容

针对现有技术的不足，一方面，本发明提供一种传输门电路，所述传输门电路包括第一PMOS晶体管和第二NMOS晶体管，所述第二NMOS晶体管为本征(native)NMOS晶体管，其中，所述第一PMOS晶体管的漏极和源极分别连接所述传输门电路的输入端和输出端，所述第一PMOS晶体管的栅极连接到第一信号引脚；所述第二NMOS晶体管的漏极和源极分别连接所述传输门电路的输入端和输出端，所述第二NMOS晶体管的栅极连接到第二信号引脚；以及所述第一信号引脚和所述第二信号引脚被施加相反的逻辑电平。

在本发明的一个实施例中，所述第二NMOS晶体管是阈值电压为正数值的本征NMOS晶体管。

在本发明的一个实施例中，所述第一PMOS晶体管的衬底连接到电源，所述第二NMOS晶体管的衬底连接到地。

在本发明的一个实施例中，所述传输门电路的输入端的输入信号为非全摆幅信号。

另一方面，本发明提供另一种传输门电路，所述传输门电路包括第一PMOS晶体管、第二NMOS晶体管、第四PMOS晶体管和第五NMOS晶体管，所述第二NMOS晶体管为本征NMOS晶体管，其中，所述第一PMOS晶体管的漏极和源极分别连接所述传输门电路的输入端和输出端，所述第一PMOS晶体管的栅极连接到第一信号引脚；所述第二NMOS晶体管的漏极和源极分别连接所述传输门电路的输入端和输出端，所述第二NMOS晶体管的栅极连接到所述第四PMOS晶体管的漏极和所述第五NMOS晶体管的漏极；所述第四PMOS晶体管的栅极连接到所述第一信号引脚，所述第四PMOS晶体管的源极连接到电源，所述第四PMOS晶体管的漏极连接到所述第二NMOS晶体管的栅极和所述第五NMOS晶体管的漏极；以及所述第五NMOS晶体管的栅极连接到所述第一信号引脚，所述第五NMOS晶体管的源极连接到所述传输门电路的输入端，所述第五NMOS晶体管的漏极连接到所述第二NMOS晶体管的栅极和所述第四PMOS晶体管的漏极。

在本发明的一个实施例中，所述第二NMOS晶体管是阈值电压为正数值的本征NMOS晶体管。

在本发明的一个实施例中，所述第一PMOS晶体管的衬底和所述第四PMOS晶体管的衬底连接到电源，所述第二NMOS晶体管的衬底和所述第五NMOS晶体管的衬底连接到地。