[发明专利]静电放电保护元件

说明书

本发明公开了一种静电放电保护元件，包括：电源钳位电路以及隔离电路。电源钳位电路包括第一稽纳二极管与第二稽纳二极管。第一稽纳二极管的阴极耦接至第一电源供应线。第一稽纳二极管的阳极耦接至第二稽纳二极管的阳极。第二稽纳二极管的阴极耦接至第二电源供应线。隔离电路包括第一隔离二极管与第二隔离二极管。第一隔离二极管的阴极耦接至第一电源供应线。第一隔离二极管的阳极耦接至第二隔离二极管的阴极与被保护的电路。第二隔离二极管的阳极耦接至第二电源供应线。

技术领域

本发明是有关于一种静电放电(electrostatic discharge，ESD)保护元件，且特别是有关于一种具有低电容瞬时电压抑制(transient voltage suppression，TVS)二极管的静电放电保护元件。

背景技术

二极管(特别是瞬时电压抑制二极管)通常具有低触发电压，因此，适用于芯片上(on-chip)静电放电保护。稽纳(Zener)二极管为例示性瞬时电压抑制二极管，其广泛地用于静电放电保护。举例来说，具有与串联耦接的两个普通二极管并联耦接的稽纳二极管的静电放电保护元件被发现适用于保护高频CMOS输入/输出(I/O)端口(port)。

相较于普通二极管，稽纳二极管通常具有较高的掺杂浓度。由于此较高的掺杂浓度，稽纳二极管中的结电容(junction capacitance)通常相对大，其影响被保护电路的速度。此外，在大电流下，电流拥塞可能会由于高钳位电压(clamping voltage)而发生。

发明内容

本发明提供一种静电放电保护元件，其包括：电源钳位电路以及隔离电路。电源钳位电路包括第一稽纳二极管与第二稽纳二极管。第一稽纳二极管的阴极耦接至第一电源供应线。第一稽纳二极管的阳极耦接至第二稽纳二极管的阳极。第二稽纳二极管的阴极耦接至第二电源供应线。隔离电路包括第一隔离二极管与第二隔离二极管。第一隔离二极管的阴极耦接至第一电源供应线。第一隔离二极管的阳极耦接至第二隔离二极管的阴极以及被保护的电路。第二隔离二极管的阳极耦接至第二电源供应线。

本发明的特征与优点将被阐述至下列部分描述中，依据所述描述，该部分将变得显而易见，或是可通过本发明的实践而习得。此特征与优点可通过所附的权利要求范围中特别指出的构件的装置以及组合来实现并且获得。

应理解，如所述，上述一般叙述与下列的详细说明仅为例示性与解释性，而非限制本发明。

所附图式包含且构成说明书的一部分，其说明本发明的数种实施例并与配合描述用以解释本发明的原理。

附图说明

图1为依照一例示性实施例的一种静电放电(ESD)保护元件的电路图。

图2为图1的静电放电保护元件的剖面示意图。

图3A与3B分别为依照一例示性实施例的电源钳位电路的剖面图与等效电路。

图4A与4B分别为依照一例示性实施例的隔离二极管的剖面图与等效电路。

图5A与5B分别为依照另一例示性实施例的隔离二极管的剖面图与等效电路。

图6A与6B分别为依照另一例示性实施例的隔离二极管的剖面图与等效电路。

图7A与7B分别为依照另一例示性实施例的隔离二极管的剖面图与等效电路。

图8为依照另一例示性实施例的隔离二极管的剖面图。

【符号说明】

100：静电放电保护元件

102：电源钳位电路

102-1：第一稽纳二极管

102-1a、102-2a、104-1a、104-2a：阳极