[发明专利]用于测试事务性执行状态的指令和逻辑

说明书

本申请公开了用于测试事务性执行状态的指令和逻辑。公开了用于测试事务性执行状态的新颖指令、逻辑、方法和装置。实施例包括解码用于开始事务性区域的第一指令。响应于该第一指令，产生用于一组架构状态寄存器的检查点，并追踪来自与该第一指令相关联的事务性区域中的处理元件的存储器访问。然后解码用于检测该事务性区域的事务性执行的第二指令。响应于解码第二指令而执行操作，以确定第二指令的执行上下文是否在该事务性区域之内。然后响应于第二指令而更新第一标志。在一些实施例中，响应于第二指令，可选地更新寄存器，和/或可选地更新第二标志。

本发明专利申请是国际申请号为PCT/US2013/046633，国际申请日为2013年06月19日，进入中国国家阶段的申请号为201380028480.6，名称为“用于测试事务性执行状态的指令和逻辑”的发明专利申请的分案申请。

相关申请

本申请是2012年2月2日提交的指定美国的当前待审的国际申请PCT/US2012/023611的部分继续申请。在先的该国际申请通过引用结合于此，如同其整体记载于本申请中。

技术领域

本公开一般涉及处理逻辑、微处理器以及相关的指令集架构的领域，这些指令集架构在被处理器或其他处理逻辑所执行时执行逻辑、数学或其他功能性操作。具体地，本公开涉及用于测试事务性执行状态的指令和逻辑。

背景技术

半导体处理和逻辑设计的进步已允许在集成电路器件上可能存在的逻辑量的增加。因此，计算机系统配置已经从系统中的单个或多个集成电路发展到单个集成电路上存在的多个处理核和多个逻辑处理器。处理器或集成电路通常包括单个处理器管芯，其中处理器管芯可包括任意数量的核或逻辑处理器。

集成电路上日益增加的核和逻辑处理器的数量使得更多软件线程能够被并发地执行。然而，可能同时执行的软件线程的数量的增加已造成与同步软件线程之间共享的数据有关的问题。用于访问多核或多逻辑处理器系统中的共享数据的一个常见的解决方案包括使用锁来保证对共享数据的多个访问之间的互斥。然而，不断增加的执行多个软件线程的能力对锁定数据产生瓶颈，导致线程要等待其它线程的完成(使它们的执行串行化)，从而降低了使多个线程并发执行的益处。此外，在写入方试图修改数据的情况下，一些只读访问可使用锁来确保数据的互斥，这会带来排斥其它只读访问的不希望有的副作用。

例如，考虑保持共享数据的散列表。利用锁系统，编程者可锁定整个散列表，从而允许一个线程访问整个散列表。然而，其它线程的吞吐量和性能可能不利地受影响，因为它们无法访问散列表中的任何条目，直到该锁被释放为止。替代地，散列表中的每个条目可能被锁定，从而导致软件中的许多锁结构。在这样的构造中，可能需要获得许多锁以执行特定任务，这会导致与其它线程的死锁。无论哪种方式，在将该简单示例外推到大的可缩放程序中之后，显然锁竞争、串行化、精细粒度同步以及死锁避免的复杂程度变成编程者的极其繁琐的负担。

另一种最近的数据同步技术包括使用事务性存储器(TM)。通常，事务性执行包括原子地执行多个微操作、操作或指令的分组。在上述示例中，两个线程在散列表内执行，并且它们的存储器访问被监控/追踪。如果两个线程访问/改变相同的条目，则可执行冲突化解以确保数据有效性。一种类型的事务性执行包括软件事务性存储器(STM)，其中通常在没有硬件支持的情况下在软件中执行对存储器访问、冲突化解、中止任务以及其它事务性任务的追踪。另一类型的事务性执行包括硬件事务性存储器(HTM)系统，其中包括用于支持访问追踪、冲突化解以及其它事务性任务的硬件。