[发明专利]用于测试事务性执行状态的指令和逻辑

权利要求书

1.一种处理器，包括：

多个多线程核，用于对多个线程进行乱序指令执行，其中一个或多个所述多线程核包括：

指令取出逻辑，用于取出一个或多个所述多个线程的指令，

指令解码单元，用于解码所述指令，

寄存器重命名逻辑，用于重命名寄存器组内用于所述指令的一个或多个寄存器，

指令高速缓存，用于高速缓存待执行的一个或多个所述指令，

数据高速缓存，用于高速缓存用于所述指令的数据，

二级L2高速缓存单元，用于高速缓存一个或多个所述指令和用于所述指令的数据，

至少一个执行单元，用于执行第一指令，所述第一指令用于测试事务性执行区域的状态，

其中所述执行单元还用于确定所述第一指令是否在所述事务性执行区域的上下文之内，并且作为响应，将标志寄存器设置为指示所述第一指令在所述事务性执行区域的上下文之内的值。

2.如权利要求1所述的处理器，其特征在于，所述执行单元还用于执行所述指令中的第二指令，所述第二指令用于指示所述事务性执行区域的开始。

3.如权利要求1所述的处理器，其特征在于，所述执行单元还用于执行所述指令中的第三指令，所述第三指令用于指示所述事务性执行区域的结束，并导致存储器事务被原子地提交或中止。

4.如权利要求1所述的处理器，其特征在于，所述执行单元还用于执行所述指令中的第二指令和所述指令中的第三指令，其中所述第二指令用于指示所述事务性执行区域的开始，且所述第三指令用于指示所述事务性执行区域的结束并导致存储器事务被原子地提交或中止。

5.如权利要求1所述的处理器，其特征在于，所述执行单元还用于将标志寄存器设置为指示所述事务性执行区域的嵌套级的值。

6.如权利要求1所述的处理器，其特征在于，所述执行单元还用于将标志寄存器设置为指示所述事务性执行区域的可用内部缓冲器的数量或尺寸中至少一个的值。

7.如权利要求1所述的处理器，其特征在于，所述执行单元还用于将标志寄存器设置为指示用于特定存储器单元的事务会溢出内部缓冲器并导致所述事务性执行区域的执行中止的值。

8.如权利要求1所述的处理器，其特征在于，所述执行单元还用于将标志寄存器设置为指示对特定存储器单元的访问会与另一个事务性执行区域的执行相冲突并且导致所述事务性执行区域的执行中止的值。