[发明专利]多核DSP中支持软硬件数据一致性的处理方法及系统

说明书

本发明提供一种多核DSP中支持软硬件数据一致性的处理方法与系统，其中处理方法包括：在DSP结构中增加ABR，ABR的内容和多个L1DC通过多级寄存器的直连；在L1DC中增加JSL，JSL根据ABR的内容、当前请求或替换请求的属性信息，生成不同的请求命令经过片上网络分流发送给LLC；在LLC中建立MCP，根据预先设置的请求命令的处理规则，对MCP中对接收到的分流过来的不同请求命令进行处理以选择采用软件一致性协议管理或者采用硬件一致性协议管理。本发明实施例通过在DSP结构中增加ABR、在L1DC中增加JSL以及在LLC中建立MCP，实现在多核DSP中在软件数据一致性和硬件数据一致性之间灵活切换，兼具两种方案优点，具有硬件开销小，用户使用方便的特点。

技术领域

本发明实施例涉及DSP体系结构技术领域，尤其涉及一种多核DSP中支持软硬件数据一致性的处理方法与系统。

背景技术

从数字信号处理(Digital Signal Processing，简称DSP)体系结构的发展历史和应用场景来看，一般认为，DSP在用户易用性和可编程性方面的要求要略微弱于CPU，在高功效性方面的要求要强于CPU。当前，DSP已经进入多核时代，尽管和传统的多核CPU一样，多核DSP一般通过多级缓存(Cache)机制来缓解存储墙问题，但是在是否采用CPU中的监听、目录等完整的硬件数据一致性机制方面，不同的DSP厂商还存在分歧。

一方面，以德州仪器为代表的传统DSP厂商采用的是软件管理的数据一致性机制，这种机制和传统DSP中需要程序员负责数据的搬移、摆放，从而提高访存的精确性和效率的方法是一脉相承的。在该机制中，DSP硬件仅支持少量的支持区间可配置的Cache写回、无效等操作，调用的时机和如何配置则交给了程序员。这种机制既避免了硬件数据一致性机制的复杂的面积时序开销，又使得程序员能够在核间的数据需要共享时进行精确的管理，提高访存效率。然而，该机制一个明显的缺陷是增加了程序员的工作量。

另一方面，以Tensilica、CEVA等为代表的新兴DSP厂商在多核DSP设计中则采用了硬件数据一致性机制。在这种方案中，数据的一致性由硬件自动维护，程序员不需要过多参与多核之间数据的生产消费过程。然而，由于程序员无法精确控制数据的生产消费的过程，在一些情况下会造成效率的降低。如在不需要数据共享的区域，DSP依然会按照硬件机制本身进行查询并发送侦听请求等操作，这将会带来效率方面的损失。此外，由于硬件机制是按照Cache行的粒度进行数据一致性维护的，天然适合少量数据多次共享的情况，在大批量数据集中共享的情形下，包含过多的查询、侦听等请求的硬件数据一致性机制和程序员主动管理的方案(软件数据一致性机制)相比也会有效率方面的损失。

目前存在的两种多核DSP数据一致性机制各有利弊，尚缺乏一种数据一致性机制能够在两种方案中灵活切换、兼具两种方案优点的多核DSP存储通路的技术解决方案。

发明内容

本发明提供的一种多核DSP中支持软硬件数据一致性的处理方法与系统，可以实现在根据数据共享的程度而选择在软件数据一致性和硬件数据一致性之间灵活切换，兼具两种方案优点。

本发明提供的一种多核DSP中支持软硬件数据一致性的处理方法包括：

在多核数字信号处理器DSP结构中增加地址范围寄存器组ABR，所述ABR的内容通过多级寄存器与多个一级数据缓存L1DC直连；

在所述L1DC中增加判断/发送逻辑JSL，所述JSL根据所述ABR的内容、当前请求或替换请求的属性信息，生成不同的请求命令经过片上网络分流发送给最后一级缓存LLC；

在所述LLC中建立一致性流水线MCP，根据预先设置的请求命令的处理规则，对所述MCP中接收到的分流过来的不同请求命令进行处理以选择采用软件一致性协议管理或者采用硬件一致性协议管理。

在上述方案的基础上，进一步地，所述ABR包括：