[发明专利]可叠置薄膜存储器

说明书

薄膜晶体管沉积在衬底之上的金属层的一部分之上。存储器元件被耦合到薄膜晶体管以提供第一存储器单元。第二存储器单元在第一存储器之上。逻辑块被耦合到至少第一存储器单元。

技术领域

本文所述的实施例涉及电子器件制造领域，并且更具体而言，涉及存储器制造。

背景技术

嵌入式存储器通常是指支持逻辑内核的集成在芯片上的存储器。在处理器上嵌入存储器增大了总线宽度和操作速度。高性能嵌入式存储器由于高速度和宽总线宽度能力而是数据处理系统中的关键部件，而高速度和宽总线宽度能力消除了芯片间的通信。

通常，存储器阵列具有多个比特单元。比特单元是指存储单个比特的集成电路的一部分。典型的1T-1R比特单元由连接到存储器元件的晶体管构成。该晶体管提供了对存储比特的存储器元件的访问。典型地，晶体管连接到存储器元件以将存储器元件的状态从一个值改变成另一个值以存储比特。常规的嵌入式存储器技术是不可叠置且因此低密度的基于硅的技术。

图1示出了常规1T-1R存储器阵列100的侧视图。晶体管阵列102沉积在硅晶片101上。晶体管阵列102由多个晶体管构成，所述多个晶体管例如是直接形成在硅晶片101上的晶体管109和晶体管119。由电介质层103、111和112分开的金属层104、105和106形成在晶体管阵列102上方。如图1所示，通过诸如过孔113、114和115之类的过孔连接金属层104、105、106和108。存储器元件阵列107在金属层106上。存储器元件阵列107由诸如电阻器存储器元件116和电阻器存储器元件118之类的存储器元件构成。如图1所示，金属层108形成在存储器元件阵列107上。

常规1T-1R存储器阵列100由诸如比特单元117和比特单元121之类的多个比特单元构成。晶体管阵列102中的每个晶体管连接到存储器元件阵列107中的对应的一个存储器元件以形成比特单元。比特单元117由通过过孔113、114和115连接到电阻器存储器元件116的晶体管109构成。比特单元121由通过过孔122、123和124连接到电阻器存储器元件118的晶体管119构成。如图1所示，常规存储器阵列的比特单元是并排形成的。常规存储器阵列的比特单元是不可叠置的。常规存储器阵列中的比特单元的密度受到硅晶片的尺寸的限制。

附图说明

参考以下描述和用于示出本发明的实施例的附图可以最好地理解本发明的实施例。在附图中：

图1示出了常规1T-1R存储器阵列的侧视图。

图2示出了根据一个实施例的可叠置存储器单元的侧视图。

图3示出了根据另一个实施例的可叠置存储器单元的侧视图。

图4是根据一个实施例的片上系统(SoC)的侧视图。

图5是根据一个实施例的存储器单元的等效电路的示图。

图6是根据一个实施例的制造存储器单元的方法的流程图。

图7是根据另一个实施例的制造存储器单元的方法的流程图。

图8示出了包括本发明的一个或多个实施例的内插器。

图9示出了根据本发明的一个实施例的计算装置。

具体实施方式

描述了提供基于可叠置薄膜的存储器的方法和设备。在一个实施例中，存储器包括位于衬底之上的金属层之上的基于薄膜的晶体管。电阻器耦合到薄膜晶体管。本文中描述的可叠置存储器架构增大了集成电路的每单位面积的存储器单元的密度。在至少一些实施例中，可叠置存储器架构使用柔性衬底。

本文中描述的实施例有利地在比特单元中使用基于薄膜的晶体管以提供可叠置存储器。比特单元中的基于薄膜的晶体管有利地使得能够使用柔性衬底，提高了存储器阵列的效率，并且由于叠置能力而增大了存储器单元密度。