[发明专利]基于单级闪速存储器中的等级调制的数据存储

说明书

相关申请的交叉引用

本申请是在专利合作条约的条款8(1)下要求于2014年9月16日提交的美国申请序列号14/488,125的优先权的PCT专利申请。所述美国申请在这里通过引用以其整体并入本文。

背景技术

除非在这里指示出，在本部分被描述的材料不是本申请所述权利要求的现有技术并且不被因包含于本部分而被承认为现有技术。

闪速存储器是一种将信息存储在包括有浮动栅级晶体管的存储器单元中的非易失性存储器(NVM)。闪速存储器可以是单级单元(SLC)或多级单元(MLC)设备。SLC闪速存储器设备可以被配置来辨别在存储器单元上的两个不同的电荷阶别，从而允许单独的存储器单元存储单比特信息。相反，MLC闪速存储器设备可以被配置来在单独存储器单元上辨别四个或更多个不同的电荷阶别，从而允许单独存储器单元存储多比特信息。然而，相比较于四个或更多个不同的电荷阶别，由于需要辨别两个不同的电荷阶别，SLC设备可以有比MLC设备更好的数据读出和写入的表现。

发明内容

本公开总体上描述使用等级调制来在单级存储器中存储数据的技术。

根据一些示例，描述了通过使用等级调制来在单级闪速存储器上编码数据的方法。示例方法可以包括基于待编码数据确定比特组内的比特等级；确定用于多个闪速存储器比特的多个部分程序参数，其中每个部分程序参数与所述多个比特中的一个相应的比特相关联；基于确定的比特等级和确定的多个部分程序参数确定程序矢量；和/或基于确定的程序矢量使用部分编程将数据编码至多个比特。

根据其他示例，装置可以被配置用来通过使用等级调制在单级闪速存储器中写入数据。示例装置可以包括被配置用来基于待写入数据确定比特等级的处理块；确定用于闪速存储器的多个比特的多个完整的程序时值，其中每个完整的程序时值指示相应的程序时间时值以从第一值到第二值修饰在多比特中的相应的比特；并确定程序矢量基于确定的比特等级以及确定的多个完整的程序时值，程序矢量指示着至少一个部分程序时值。示例装置还可以包括耦接在处理块上的存储器接口模块。存储器接口模块可以被配置用来接收确定的程序矢量从处理块；并通过根据被接收到的程序矢量指示的部分程序时值部分编程多个比特将数据写入多个比特。

根据进一步的示例，描述了通过使用等级调制来提取编码在单级闪速存储器上的数据的方法。示例方法可以包括在闪速存储器的多个比特上执行多个读出操作，其中每个读出操作包括基于至少一个部分编程参数部分编程多个比特；并读出部分编程的多个比特的状态。示例方法还可以包括基于至少与多个读出操作相关联的相应的读出状态确定与多个比特相关联的等级并基于确定的等级得到最终数据。

根据另一其他示例，一种可以被配置用来通过等级调制提取编码在单级闪速存储器中的数据的装置。该装置可以包括耦接在多个闪速存储器比特的存储器接口模块和耦接在存储器接口模块的处理块。存储器接口模块可以读出多个闪速存储器比特的初始状态并通过执行基于至少一个部分程序时值的多个比特的部分编程在多个比特上执行多个读出操作，其中至少一个部分程序时值指示程序时间以部分从第一值到第二值修饰至少多个比特中的一个比特，以及执行部分编程的多个比特的状态的读出。处理块可以接受，从存储器接口模块，与多个读出操作相关联的相应的读出状态；基于相应的读出状态确定与多个比特相关联的等级；并基于等级得到最终数据。

前面的概述仅仅是示例性的，而不意在以任何方式进行限制。通过参考附图以及下面的详细说明，除了上文所描述的示例性的方案、实施例和特征之外，另外的方案、实施例和特征将变得清晰可见。

附图说明

本公开的上述和其他特征将会由以下描述和附加权利要求(与附图一起收进)变得更加充分地显然。因此，不被考虑为其范围的限制，本公开将会被通过使用所述附图被带有额外的专一性和细节描述，在其中：

图1阐释示例存储器设备，其中基于等级调制的数据存储可以被实施；

图2阐释示使用等级调制恢复存储在单级存储器中的数据例提取读出过程以；

图3阐释所述编程过程的示例以将等级调制的数据写入至单级存储器。

图4阐释所述读出-和-证实过程的示例以得到程序矢量以将等级调制的数据写入至单级存储器。

图5阐释所述读出-和-证实过程的示例以得到程序矢量以将等级调制的数据写入至具有比特级别擦除能力的单级存储器。

图6是一个阐释以编程和以使用部分编程在单级存储器上恢复等级调制的示例过程的流程图。