[实用新型]一种新型跳频共址滤波器

说明书

技术领域

本实用新型涉及一种可调带通滤波器，尤其涉及一种用于抗干扰通信电台的新型跳频共址滤波器。

背景技术

在机载、舰载或车载等通信应用平台上，需同时使用多部在同一频段工作的射频电台，极易产生共址干扰。收发器的选择和共址干扰的抑制技术是关键点。共址滤波器是共址干扰抑制技术的核心件。

如图1所示，为解决同址干扰，电台的发射机(即收发主机中的发射主机)末端由驱动放大器、窄带中功率跳频带通滤波器(前置)、高功率放大器、低插损的宽带大功率跳频带通滤波器(后置)和天线，以抑制发射机的宽带噪声杂散输出，特别是本振泄漏和二次谐波输出，防止反向互调失真，提高发射信号频谱纯度。电台的接收机(即收发主机中的接收主机)前端则由天线、低插损的宽带大功率跳频带通滤波器(前置)、低噪声放大器、窄带中功率跳频带通滤波器(后置)和接收主放大器组成，以提高接收机选择性、灵敏度、动态范围等指标，防止接收机的阻塞和交调互调与倒易混频。图1中还示出了三个二选一开关K1、K2、K3，用作发射机和接收机之间的转换。

由上可知，为实现多频段无线跳频通信电台互通互连，采用性能优良的共址滤波器作为上述窄带中功率跳频带通滤波器和宽带大功率跳频带通滤波器，以抑制杂散干扰和互调干扰等共址干扰是提高通信电台电子对抗环境下的性能急待解决的重要课题。

根据调谐级数的差异划分，传统跳频共址滤波器主要包括双调谐、三调谐和四调谐三种共址滤波器，其同轴线对应的等效电路分别如图2、图7、图10所示，其中，图2所示为双调谐共址滤波器，包括输入匹配电感LS1、输出匹配电感LS3、两个谐振腔之间的耦合电感LS2，两个等效电阻R1、R2，两个谐振电容CP1、CP2，两个谐振电感LP1、LP2；图7所示为三调谐共址滤波器，包括输入匹配电感LS1、输出匹配电感LS4、三个谐振腔之间的耦合电感LS2、LS3，三个等效电阻R1、R2、R3，三个谐振电容CP1、CP2、CP3，三个谐振电感LP1、LP2、LP3；图10所示为四调谐共址滤波器，包括输入匹配电感LS1、输出匹配电感LS5、三个谐振腔之间的耦合电感LS2、LS3、LS4，四个等效电阻R1、R2、R3、R4，四个谐振电容CP1、CP2、CP3、CP4，四个谐振电感LP1、LP2、LP3、LP4。

传统的跳频共址滤波器的谐振电感采用终端接地的长度为工作波长四分之一的同轴线或螺旋线实现，其内导体等效为一个谐振电感；耦合电感有时不采用一个电感器直接耦合，而采用两个空心线圈之间的互感来实现。

众所周知，PIN开关的选择，正向导通的串联电阻和反向电容是一对矛盾。传统跳频共址滤波器中，为了解决PIN开关反向电容对高频端的不良影响，不得不采用减少PIN二极管数量的方法，如每个调谐器只采用8个PIN开关，每个开关只采用一只PIN二极管，如图16所示，外加偏置均为在PIN开关与电容的连接节点上连接的射频扼流电感接入，其体积较大，由于单个PIN二极管导通时串联电阻比双PIN二极管并联大一倍，因此插入损耗较大。

上述传统共址滤波器存在以下缺陷：二次谐波抑制较低，选择性较差，插入损耗较大，在大功率如100W下长期工作稳定性差。上述传统四调谐共址滤波器国内未见生产。

实用新型内容

本实用新型的目的就在于为了解决上述问题而提供一种能有效抑制二次谐波的新型跳频共址滤波器。

本实用新型通过以下技术方案来实现上述目的：

一种新型跳频共址滤波器，包括调谐选频组件、PIN开关阵列驱动器和带现场可编程与频率编码的存储器，所述调谐选频组件包括安装有多对PIN开关、多只电容器组成的电容阵列的PCB板和终端接地的由外壳及内导体组成的同轴线，所述新型跳频共址滤波器的等效谐振电路包括等效串联电阻、谐振电容、谐振电感和耦合电感，所述谐振电容的第一端连接所述等效串联电阻后接地，所述谐振电容的第二端与所述谐振电感串联，每一个所述谐振电容连接的所述谐振电感为2～3个。

具体地，所述外壳为方形外壳，所述内导体为圆柱形内导体，所述谐振电感为所述内导体引出抽头后形成的等效电感；所述内导体的长度小于工作波长的八分之一，所述同轴线的阻抗为40Ω-180Ω；所述PIN开关为8～16对，所述电容阵列包含电容器9～17个；所述PCB板平面与所述内导体垂直，所述PCB板四周直接接地并与所述外壳相连，所述内导体为镀银紫铜管、镀银紫铜棒或镀银铝合金棒，所述外壳为镀锡钢外壳、铝合金外壳或紫铜外壳，所述外壳的内壁镀银；所述PIN开关阵列驱动器和带现场可编程与频率编码的存储器安装在所述外壳的侧面金属夹层内。