[发明专利]能够进行雪崩能量处理的III族氮化物晶体管

说明书

本发明涉及一种能够进行雪崩能量处理的III族氮化物晶体管。一种半导体器件(200)，包括带有过压箝位组件(212)的GaN FET(202)，该过压箝位组件(212)电耦合到GaN FET的漏极节点(204)并且串联耦合到电压降组件(220)。该电压降组件电耦合到为GaN FET提供截止状态偏压的端子。该过压箝位组件当在GaN FET的漏极节点处的电压小于GaN FET的击穿电压时导通微小的电流，并当该电压上升至安全电压极限以上时传导大量的电流。该电压降组件被配置为提供随着来自过压箝位组件的电流增加而增加的电压降。该半导体器件被配置为当电压降组件两端的电压降达到阈值时导通该GaN FET。

技术领域

本发明涉及半导体器件领域。更具体地，本发明涉及半导体器件中的氮化镓FET。

背景技术

由III-N材料如GaN制成的场效应晶体管(FET)展示了电源开关所期望的特性，如与硅FET相比的高带隙和高热导率。然而，GaN FET在操作在击穿条件下时容易损坏，这可能会发生在非箝位感性开关的操作中。

发明内容

以下提出了简化的概述，以提供对本发明一个或多个方面的基本了解。该概述不是本发明的全面综述，并且既不旨在确定本发明的关键或决定性元件，也不旨在划定其范围。相反，该概述的主要目的是以简化的形式提出本发明的一些概念作为以下提出的更详细描述的前言。

一种半导体器件包括带有过压箝位组件的GaN FET，该过压箝位组件在一端电耦合到GaN FET的漏极节点。过压箝位组件的另一端电耦合到电压降组件的第一端。电压降组件的第二端电耦合到为GaN FET提供截止状态偏压的偏置电位的端子。过压箝位组件被配置为当在GaN FET的漏极节点处的电压小于安全电压极限时传导微小的电流，该安全电压极限小于GaN FET的击穿电压，例如为GaN FET的击穿电压的百分之80。过压箝位组件被进一步配置为当在GaNFET的漏极节点处的电压上升至安全电压极限以上时传导大量的电流。电压降组件被配置为提供一个随着来自过压箝位组件的电流增加而增加的电压降。半导体器件被配置为当电压降组件两端的电压降达到阈值时导通GaN FET。

在半导体器件的工作期间，当在GaN FET的漏极节点处的电压上升至安全电压极限以上时，过压箝位组件传导大量的电流，这致使电压降组件两端的电压降增大至阈值以上，从而导通GaN FET，使得GaN FET两端的电压降被保持在击穿电压以下。

附图说明

图1到图5为带有过压箝位组件和电压降组件的包含GaN FET的半导体器件的示例的电路图。

图6到图8为根据实施例的示例性GaN FET的剖面图。

图9到图12为带有电压降组件的示例的半导体器件的剖面图。

图13到图15为带有过压箝位组件的示例的半导体器件的剖面图。

具体实施方式

以下共同待决的专利申请与本申请相关，并通过引用并入本文：

美国专利申请12/xxx,xxx(与本申请同时申请，题为“III-NITRIDE ENHANCEMENTMODE TRANSISTORS WITH TUNABLE AND HIGH GATE-SOURCE VOLTAGE RATING；”的TI-71208)；

美国专利申请12/xxx,xxx(与本申请同时申请，题为“III-NITRIDE TRANSISTORLAYOUT；”的TI-71209)；

美国专利申请12/xxx,xxx(与本申请同时申请，题为“LAYER TRANSFER OFSI100ON TO III-NITRIDE MATERIAL FOR HETEROGENOUS INTEGRATION；”的TI-71492)；