[发明专利]具有并行结构的数字无线发送器和无线通信系统

说明书

本申请要求于2013年4月22日在韩国知识产权局提交的第10-2013-0044360号韩国专利申请的优先权，所述申请的公开通过引用合并于此。

技术领域

本发明构思的实施例涉及信号发送器，更具体地讲，涉及数字无线发送器或包括该数字无线发送器的无线通信系统。

背景技术

已研究了可用于软件无线电(SDR)中以去除模拟或射频(RF)干扰的数字发送器。

delta-sigma(三角积分)调制器(DSM)可在被用于数字发送器中时减少带内量化噪声。具体地，由于功率放大器线性并稳定地工作于单比特流，因此输出单比特流的DSM可被认为是理想的调制器。

发明内容

根据本发明构思的实施例，提供一种数字无线发送器。所述数字无线发送器包括串并转换器、delta-sigma调制器(DSM)和射频(RF)转换器。串并转换器被配置为对串行数字输入信号进行内插，并输出N个并行信号，其中，N是大于1的正整数。delta-sigma调制器(DSM)被配置为并行地对N个并行信号执行delta-sigma调制，并输出N个delta-sigma调制信号。数字RF调制器被配置为将N个delta-sigma调制信号排列成K个并行信号，将K个并行信号延迟不同的延迟时间，并将延迟后的信号转换成RF信号，其中，K是大于N的正整数。

串并转换器可包括第一内插器和第二内插器。第一内插器可被配置为对串行数字输入信号执行L次内插，其中，L是正整数。第二内插器可被配置为对L次内插串行信号执行M次内插以输出N个并行信号，其中，M是正整数。

DSM可包括第一通道DSM单元至第N通道DSM单元，第一通道DSM单元至第N通道DSM单元中的每个可被配置为对N个并行信号中的相应的一个执行至少一次加法、至少一次延迟和至少一次二进制量化，并输出N个delta-sigma调制信号。第一通道DSM单元至第N通道DSM单元中的每个可耦接到其他通道DSM单元中的至少一个，并可将由其他通道DSM单元中的所述至少一个产生的信号用作在所述至少一次加法中的输入。

第一通道DSM单元至第N通道DSM单元中的每个可输出单比特信号流。

第一通道DSM单元至第N通道DSM单元中的每个可以是二阶低通DSM单元或更高阶低通DSM单元。

第一通道DSM单元至第N通道DSM单元中的第一通道DSM单元可包括第一加法器、第二加法器、第三加法器、第四加法器、延迟单元和量化器。第一加法器可被配置为将N个并行信号中的第一并行信号和第N通道DSM单元的输出信号相加。第二加法器可被配置为将第一加法器的输出信号和通过对第N通道DSM单元的第二加法器的输出信号进行延迟所获得的信号相加。第三加法器可被配置为将第二加法器的输出信号和第N通道DSM单元的输出信号相加。第四加法器可被配置为将第三加法器的输出信号和通过对第N通道DSM单元的第四加法器的输出信号进行延迟所获得的信号相加。延迟单元可被配置为对第一通道DSM单元的第四加法器的输出信号进行延迟。量化器可被配置为对延迟单元的输出信号进行量化。

第一通道DSM单元至第N通道DSM单元中的第二通道DSM单元可包括第一加法器、第二加法器、第三加法器、第四加法器、延迟单元和量化器。第一加法器可被配置为将第二并行信号和通过对第一通道DSM单元的第四加法器的输出信号进行量化所获得的信号相加。第二加法器可被配置为将第二通道DSM单元的第一加法器的输出信号和第一通道DSM单元的第二加法器的输出信号相加。第三加法器可被配置为将第二通道DSM单元的第二加法器的输出信号和通过对第一通道DSM单元的第四加法器的输出信号进行量化所获得的信号相加。第四加法器可被配置为将第二通道DSM单元的第三加法器的输出信号和第一通道DSM单元的第四加法器的输出信号相加。延迟单元可被配置为对第二通道DSM单元的第四加法器的输出信号进行延迟。量化器可被配置为对第二通道DSM单元的延迟单元的输出信号进行量化。

RF转换器可包括重新并行化模块、延迟模块和RF转换器模块。重新并行化模块可被配置为将N个delta-sigma调制信号重新并行化成K个并行信号。延迟模块可被配置为对K个并行信号进行延迟。RF转换器模块可被配置为将从延迟模块输出的延迟后的信号转换成RF信号。