[发明专利]具有并行结构的数字无线发送器和无线通信系统

权利要求书

1.一种数字无线发送器，包括：

串并转换器，被配置为对串行数字输入信号进行内插，并输出N个并行信号，其中，N是大于1的正整数；

delta-sigma调制器(DSM)，被配置为并行地对所述N个并行信号执行delta-sigma调制，并并行地输出N个delta-sigma调制信号；

射频(RF)转换器，被配置为将所述N个delta-sigma调制信号排列成K个并行信号，将所述K个并行信号延迟不同的延迟时间，并将延迟后的信号转换成RF信号，其中，K是大于N的正整数，

其中，DSM包括第一通道DSM单元至第N通道DSM单元，

其中，第一通道DSM单元被配置为对所述N个并行信号中的第一并行信号和由第二通道DSM单元产生的第一信号执行第一加法，

其中，第二通道DSM单元被配置为对第二信号执行量化，其中，第二信号是由第一通道DSM单元对所述第一加法的结果执行至少一次加法而产生的。

2.如权利要求1所述的数字无线发送器，其中，串并转换器包括：

第一内插器，被配置为对串行数字输入信号执行L次内插，其中，L是正整数；

第二内插器，被配置为对L次内插信号执行M次内插，并输出所述N个并行信号，其中，M是正整数。

3.如权利要求1所述的数字无线发送器，其中，第一通道DSM单元至第N通道DSM单元中的每个被配置为对所述N个并行信号中的相应的一个执行至少一次加法、至少一次延迟和至少一次二进制量化，并输出所述N个delta-sigma调制信号，

其中，第一通道DSM单元至第N通道DSM单元中的每个耦接到其他通道DSM单元中的至少一个，并将由其他通道DSM单元中的所述至少一个产生的信号用作在所述至少一次加法中的输入。

4.如权利要求3所述的数字无线发送器，其中，第一通道DSM单元至第N通道DSM单元中的每个输出单比特信号流。

5.如权利要求3所述的数字无线发送器，其中，第一通道DSM单元至第N通道DSM单元中的每个是二阶低通DSM单元或更高阶低通DSM单元。

6.如权利要求5所述的数字无线发送器，其中，第一通道DSM单元包括：

第一加法器，被配置为将所述N个并行信号中的第一并行信号和第N通道DSM单元的输出信号相加；

第二加法器，被配置为将第一加法器的输出信号和通过对第N通道DSM单元的第二加法器的输出信号进行延迟所获得的信号相加；

第三加法器，被配置为将第二加法器的输出信号和第N通道DSM单元的输出信号相加；

第四加法器，被配置为将第三加法器的输出信号和通过对第N通道DSM单元的第四加法器的输出信号进行延迟所获得的信号相加；

延迟单元，被配置为对第一通道DSM单元的第四加法器的输出信号进行延迟；

量化器，被配置为对延迟单元的输出信号进行量化。

7.如权利要求6所述的数字无线发送器，其中，第二通道DSM单元包括：

第一加法器，被配置为将所述N个并行信号中的第二并行信号和通过对第一通道DSM单元的第四加法器的输出信号进行量化所获得的信号相加；

第二加法器，被配置为将第二通道DSM单元的第一加法器的输出信号和第一通道DSM单元的第二加法器的输出信号相加；

第三加法器，被配置为将第二通道DSM单元的第二加法器的输出信号和通过对第一通道DSM单元的第四加法器的输出信号进行量化所获得的信号相加；

第四加法器，被配置为将第二通道DSM单元的第三加法器的输出信号和第一通道DSM单元的第四加法器的输出信号相加；

延迟单元，被配置为对第二通道DSM单元的第四加法器的输出信号进行延迟；

量化器，被配置为对第二通道DSM单元的延迟单元的输出信号进行量化。

8.如权利要求5所述的数字无线发送器，其中，RF转换器包括：

重新并行化模块，被配置为将所述N个delta-sigma调制信号重新并行化成所述K个并行信号；

延迟模块，被配置为对所述K个并行信号进行延迟；

RF转换器模块，被配置为将从延迟模块输出的延迟后的信号转换成RF信号。