[实用新型]SDRAM的数据存取电路及SDRAM的数据存取系统

说明书

技术领域

本实用新型涉及SDRAM（Synchronous Dynamic Random Access Memory，同步动态随机存取存储器）的数据存取的技术领域，尤其是涉及一种SDRAM的数据存取电路及一种SDRAM的数据存取系统。

背景技术

请参阅图1所示，是一种现有的SDRAM的数据存取电路的架构方框图。现有的SDRAM的数据存取电路100，具有控制接口，例如/CS、/RAS、/CAS、/WE…等，并通过数条控制线110，将数据存取电路100的控制信号传送至SDRAM102。另外，原有的数据交换电路100还具有地址接口和数据接口，分别通过地址线120将数据存取电路100的地址信号传送至SDRAM102，通过数据线130将数据存取电路100的数据接口和数据传送至SDRAM102。一般来说，现有的数据存取电路100的数据线130，是一一对应连接至SDRAM102的数据引脚(Q0～Qn)上，而数据存取电路100的地址接口和地址线120，是一一对应地连接至SDRAM102的地址引脚(A0～Am)上。

在目前的技术上，SDRAM的尺寸包括了X1、X2、X4、X8、X16和X32。然而因为市场供需状况不同，往往受限于某些既定的宽度选择，在小容量电子产品（如视频录制、播放装置）的市场尤其明显。以16Mb的颗粒为例，目前最通用的应该是4M X16的包装，也就是说需要提供X16的数据总线宽度、还有13个地址总线宽度。这样，对于需要面积小、成本低的数据存取电路，集成过多的接口引脚会变得难以实现。

实用新型内容

针对上述背景技术中存在的问题，本实用新型的目的在于提供一种可以简化接口的SDRAM的数据存取电路，能够使用较少的接口实现数据、地址以及控制信号的传输。

一种SDRAM的数据存取电路，包括：控制电路、控制信号接口和数据地址接口，所述控制电路与所述控制信号接口连接，并通过所述控制信号接口与SDRAM的控制接口连接；所述控制电路与所述数据地址接口连接，并通过所述数据地址接口同时与SDRAM的地址接口和数据接口连接。

在一个实施例中，所述控制电路先通过所述数据地址接口发送地址信号，通过所述控制信号接口发送读/写命令，然后通过所述数据地址接口输出数据信号或者接收数据信号。

在一个实施例中，所述SDRAM的数据存取电路，进一步包括掩码信号产生电路和掩码信号接口，所述掩码信号产生电路连接所述掩码信号接口，并且通过所述掩码信号接口与SDRAM的掩码接口连接。

在一个实施例中，所述掩码信号接口包括低掩码引脚和高掩码引脚，分别连接所述SDRAM的低掩码引脚和高掩码引脚。

本实用新型的目的还在于提供一种可以简化数据存取电路接口的SDRAM的数据存取系统，能够使用较少的接口实现数据、地址以及控制信号的传输。

一种SDRAM的数据存取系统，包括：数据存取电路和SDRAM；所述数据存取电路包括控制电路、控制信号接口和数据地址接口，所述控制电路与所述控制信号接口连接，所述控制电路与所述数据地址接口连接；所述SDRAM包括控制接口，地址接口和数据接口；所述数据存取电路的控制信号接口与所述SDRAM的控制接口连接；所述数据地址接口同时连接所述SDRAM的地址接口和数据接口。

在一个实施例中，所述控制电路先通过所述数据地址接口发送地址信号至所述SDRAM，通过所述控制信号接口发送读/写命令至所述SDRAM，然后通过所述数据地址接口输出数据信号至所述SDRAM或者接收所述SDRAM输出的数据信号。

在一个实施例中，所述数据存取电路包括p个所述数据地址接口，所述SDRAM包括n个所述数据接口和m个所述地址接口；其中，p、m、n为自然数，p=max(n,m)；n个所述数据接口分别一一对应地连接其中的n个所述数据地址接口，并且，m个所述地址接口分别一一对应地连接其中的m个所述数据地址接口。

在一个实施例中，所述数据存取电路进一步包括掩码信号产生电路和掩码信号接口，所述SDRAM进一步包括掩码接口，所述掩码信号产生电路连接所述掩码信号接口，所述掩码信号接口与所述SDRAM的掩码接口连接。

在一个实施例中，所述掩码信号接口包括低掩码引脚和高掩码引脚，分别连接所述SDRAM的低掩码引脚和高掩码引脚。