[发明专利]抗单粒子翻转和单粒子瞬态的可同步复位D触发器有效
申请号: | 201310672227.6 | 申请日: | 2013-12-11 |
公开(公告)号: | CN103825583A | 公开(公告)日: | 2014-05-28 |
发明(设计)人: | 梁斌;马锡昆;杨茂森;郭阳;陈书明;李振涛;孙永节;池雅庆;陈建军;许文涛 | 申请(专利权)人: | 中国人民解放军国防科学技术大学 |
主分类号: | H03K3/3562 | 分类号: | H03K3/3562 |
代理公司: | 国防科技大学专利服务中心 43202 | 代理人: | 郭敏 |
地址: | 410073 湖*** | 国省代码: | 湖南;43 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 粒子 翻转 瞬态 同步 复位 触发器 | ||
1.抗单粒子翻转和单粒子瞬态的可同步复位D触发器,包括时钟电路、主锁存器、从锁存器、第一反相器电路、第二反相器电路,其特征在于抗单粒子翻转和单粒子瞬态的可同步复位D触发器还包括缓冲器电路、复位电路;主锁存器和从锁存器均为冗余加固的锁存器;主锁存器和从锁存器前后串联,并均与时钟电路连接;主锁存器还与缓冲器电路、复位电路相连,从锁存器还与第一反相器电路、第二反向器电路相连;有三个输入端和两个输出端;三个输入端分别是时钟信号输入端CK、数据信号输入端D和复位输入端RN;输出端是Q和QN。
2.如权利要求1所述的抗单粒子翻转和单粒子瞬态的可同步复位D触发器,其特征在于所述时钟电路有一个输入端和四个输出端,输入端为CK,输出端为c1、c2、cn1、cn2;时钟电路由十二个PMOS和十四个NMOS组成;第三十五PMOS管的栅极Pg35连接CK,漏极Pd35连接第三十五NMOS管的漏极Nd35;第三十六PMOS管的栅极Pg36连接第三十五PMOS管的漏极Pd35,漏极Pd36连接第三十六NMOS管的漏极Nd36,源极Ps36连接电源VDD;第三十七PMOS管的栅极Pg37连接第三十六PMOS管的漏极Pd36,漏极Pd37连接第三十七NMOS管的漏极Nd37,源极Ps37连接电源VDD;第三十八PMOS管的栅极Pg38连接第三十七PMOS管的漏极Pd37,漏极Pd38连接第三十八NMOS管的漏极Nd38,源极Ps38连接电源VDD;第三十九PMOS管的栅极Pg39连接CK,漏极Pd39连接第四十PMOS管的源极Ps40,源极Ps39连接VDD;第四十PMOS管的栅极Pg40连接第三十八PMOS管的漏极Pd38,漏极Pd40连接第三十九NMOS管的漏极Nd39,并作为时钟电路的一个输出端cn1,源极Ps40连接Pd39;第四十一PMOS管的栅极Pg41连接CK,漏极Pd41连接第四十二PMOS管的源极Ps42,源极Ps41连接VDD;第四十二PMOS管的栅极Pg42连接第三十八PMOS管的漏极Pd38,漏极Pd42连接第四十一NMOS管的漏极Nd41;第四十三PMOS管的栅极Pg43连接第四十三NMOS管的栅极Ng43和第四十七NMOS管的栅极Ng47并作为时钟电路的一个输出端c1,漏极Pd43连接第四十PMOS管的漏极Pd40,并作为时钟电路的一个输出端cn1,源极Ps43连接VDD;第四十四PMOS管的栅极Pg44连接第四十四NMOS管的栅极Ng44并作为时钟电路的一个输出端c2,漏极Pd44连接第四十四NMOS管的漏极Nd44并作为时钟电路的一个输出端cn2,源极Ps44连接VDD;第四十五PMOS管的栅极Pg45连接输出端cn1,漏极Pd45连接输出端c1,源极Ps45连接VDD;第四十六PMOS管的栅极Pg46连接输出端cn2,漏极Pd46连接输出端c2,源极Ps46连接VDD;第三十五NMOS管的栅极Ng35连接CK,漏极Nd35连接第三十五PMOS管的漏极Pd35;第三十六NMOS管的栅极Ng36连接第三十五NMOS管的漏极Nd35,漏极Nd36连接第三十六PMOS管的漏极Pd36,源极Ns36连接VSS;第三十七NMOS管的栅极Ng37连接第三十六NMOS管的漏极Nd36,漏极Nd37连接第三十七PMOS管的漏极Pd37,源极Ns37连接VSS;第三十八NMOS管的栅极Ng38连接第三十七NMOS管的漏极Nd37,漏极Nd38连接第三十八PMOS管的漏极Pd38,源极Ns38连接VSS;第三十九NMOS管的栅极Ng39连接第三十八NMOS管的漏极Nd38,源极Ns39连接第四十NMOS管的漏极Nd40,漏极连接cn1;第四十NMOS管的栅极Ng40连接CK,漏极Nd40连接第三十九NMOS管的源极Nd39,源极Ns40连接VSS;第四十一NMOS管的栅极Ng41连接第三十八NMOS管的漏极Nd38,源极Ns41连接第四十二NMOS管的漏极Nd42,漏极连接cn2;第四十二NMOS管的栅极Ng42连接CK,漏极Nd42连接第四十一NMOS管的源极Ns41,源极Ns42连接VSS;第四十三NMOS管的栅极Ng43连接输出端c1,漏极Nd43连接输出端cn1,源极Ns43连接第四十七NMOS管的漏极Nd47;第四十四NMOS管的栅极Ng44连接输出端c2,漏极Nd44连接输出端cn2,源极Ns44连接第四十八NMOS管的漏极Nd48;第四十五NMOS管的栅极Ng45连接输出端cn1,漏极Nd45连接输出端c1,源极Ns45连接VSS;第四十六NMOS管的栅极Ng46连接输出端cn2,漏极Nd46连接输出端c2,源极Ns46连接VSS;第四十七NMOS管的漏极Nd47连接第四十三NMOS管的源极Ns43,栅极Ng47连接输出端c1,源极Ns47连接VSS;第四十八NMOS管的漏极Nd48连接第四十四NMOS管的源极Ns44,栅极Ng48连接输出端c2,源极Ns48连接VSS。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国人民解放军国防科学技术大学,未经中国人民解放军国防科学技术大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201310672227.6/1.html,转载请声明来源钻瓜专利网。