[发明专利]具有串联的双NMOS的集成电路及制备方法

权利要求书

1.一种具有串联的双NMOS的集成电路，其特征在于,所述集成电路包括：

至少一个第一NMOS，置于晶圆第一面，具有第一栅极和第一源极；

至少一个第二NMOS，置于晶圆第二面，具有第二栅极和第二源极；

所述至少一个第一NMOS和至少一个第二NMOS在与晶圆表面垂直的纵向上共用N-型半导体衬底的N-区域，所述至少一个第一NMOS的栅极和至少一个第二NMOS的源极的位置彼此对应，所述至少一个第一NMOS的源极和至少一个第二NMOS的栅极的位置彼此对应。

2.如权利要求1所述的具有串联的双NMOS的集成电路，其特征在于,所述至少一个第一NMOS的第一栅极和第一源极在晶圆第一面交替设置，所述至少一个第二NMOS的第二栅极和第二源极在晶片第二面交替设置。

3.如权利要求1所述的串联的双NMOS集成电路，其特征在于,所述至少一个第一NMOS的第一栅极和至少一个第二NMOS的第二栅极由晶圆内部刻蚀深槽，在深槽内淀积填充多晶硅材料形成,至少有一个第一NMOS的第一栅极的末端部分延伸入相邻的两个第二NMOS的第二栅极之间的空间内，至少有一个第二NMOS的第二栅极的末端部分延伸入相邻的两个第一NMOS的第一栅极之间的空间内。

4.如权利要求1所述的串联的双NMOS集成电路，其特征在于,所述N-区域是通过在N-型半导体衬底的两个表面注入预定深度的P-而形成，N-型半导体衬底的两个表面分别对应于所述晶圆的第一面和所述晶圆的第二面，形成所述第一栅极和第二栅极的深槽穿过所述N-区域。

5.如权利要求1-4任一项所述的串联的双NMOS集成电路，其特征在于,多个串联的双NMOS集成电路构成电池保护电路的用于对充电回路和放电回路进行导通和切断控制的开关组合电路。

6.一种串联的双NMOS制备方法，其特征在于，所述制备方法包括：

对N-型半导体衬底第一面注入P-，形成第一P-阱区；对所述N-型半导体衬底第二面注入P-，形成第二P-阱区；在第一P-阱区和第二P-阱区之间形成有N-区域；

从晶圆第一面向晶圆内部刻蚀出深槽，所述深槽贯穿所述N-区域，在所述深槽内壁形成第一栅极氧化层，在深槽内淀积填充多晶硅材料，形成第一栅极；从晶圆第二面向晶圆内部刻蚀出深槽，所述深槽贯穿所述N-区域，在所述深槽内壁形成第二栅极氧化层，在沟槽内淀积填充多晶硅材料，形成第二栅极；

对N-型半导体衬底第一面依次进行N+注入和P+注入，构成第一源极；对N-型半导体衬底第二面进行N+注入和P+注入，构成第二源极；所述第一栅极和第二源极的位置彼此对应，所述第一源极和第二栅极的位置彼此对应；第一源极和第一栅极构成第一NMOS，第二源极和第二栅极构成第二NMOS；

形成N+和P+的接触孔，淀积金属，形成电气连接。

7.如权利要求6所述的串联的双NMOS制备方法，其特征在于，在晶片第一面交替设置至少一个第一NMOS的第一栅极和第一源极，在晶片第二面交替设置所述至少一个第二NMOS的第二栅极和第二源极。

8.如权利要求6所述的串联的双NMOS制备方法，其特征在于，形成的至少一个所述第一NMOS的第一栅极的末端部分延伸入相邻的两个第二NMOS的第二栅极之间的空间内，形成的至少一个所述第二NMOS的第二栅极的末端部分延伸入相邻的两个第一NMOS的第一栅极之间的空间内。

9.如权利要求6所述的串联的双NMOS制备方法，其特征在于，所述形成第一NMOS的第一栅极和第二NMOS的第二栅极的深槽穿过所述N-区域；其中，晶圆的第一面和晶圆的第二面分别对应于所述N-型半导体衬底的第一面和第二面。

10.如权利要求6所述的串联的双NMOS制备方法，其特征在于，多个串联的双NMOS集成电路构成电池保护电路开关组合电路，所述开关组合电路用于对充电回路和放电回路进行导通和切断控制。