[发明专利]一种降低阱接出电阻的方法有效
| 申请号： | 201310492043.1 | 申请日： | 2013-10-18 |
| 公开（公告）号： | CN103531439B | 公开（公告）日： | 2016-03-02 |
| 发明（设计）人： | 俞柳江 | 申请（专利权）人： | 上海华力微电子有限公司 |
| 主分类号： | H01L21/02 | 分类号： | H01L21/02;H01L21/8238 |
| 代理公司： | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人： | 陆花 |
| 地址： | 201203 上海市*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 降低 阱接出 电阻 方法 | ||
1.一种降低阱接出电阻的方法，其特征在于，所述方法包括：
执行步骤S1：提供半导体基底，并在所述半导体基底上形成第一型离子 之MOS器件；
执行步骤S2：在所述第一型离子之MOS器件内进行第二型离子阱注入， 当所述第一型离子为N型离子，所述第二型离子为P型离子时，在所述第二 型离子阱注入过程中采用第III族元素进行注入；当所述第一型离子为P型离 子，所述第二型离子为N型离子时，在所述第二型离子阱注入过程中采用第 V族元素进行注入；
执行步骤S3：在所述第一型离子之MOS器件的第二型离子阱接出区域 进行第一型离子低掺杂源漏注入工艺，当所述第一型离子为N型离子，所述 第二型离子为P型离子时，在所述第一型离子低掺杂源漏注入工艺中采用第 V族元素进行注入；当所述第一型离子为P型离子，所述第二型离子为N型 离子时，在所述第一型离子低掺杂源漏注入工艺中采用第III族元素进行注入；
执行步骤S4：在所述第一型离子之MOS器件的第二型离子阱接出区域 进行第二型离子环状注入工艺，当所述第一型离子为N型离子，所述第二型 离子为P型时，在所述第二型离子环状注入工艺中采用第III族元素进行注入； 当所述第一型离子为P型离子，所述第二型离子为N型离子时，在所述第二 型离子环状注入工艺中采用第V族元素进行注入；
执行步骤S5：在所述第一型离子之MOS器件的第二型离子阱接出区域 进行第二型离子源漏重掺杂注入工艺，当所述第一型离子为N型离子，所述 第二型离子为P型离子时，在所述第二型离子源漏重掺杂注入工艺中采用第 III族元素进行注入；当所述第一型离子为P型离子，所述第二型离子为N型 离子时，在所述第二型离子源漏重掺杂注入工艺中采用第V族元素进行注入；
执行步骤S6：在所述第二型离子阱接出区域形成金属硅化物，以进行后 续金属互连工艺。
2.如权利要求1所述的降低阱接出电阻的方法，其特征在于，所述第一 型离子之MOS器件进一步包括形成在所述半导体基底上的源极、漏极、栅极， 设置在所述半导体基底内，并用于电气隔离的浅沟槽隔离结构，以及设置在 所述半导体基底内，并用于所述第一型离子之MOS器件的第二型离子阱接出 的第二型离子阱接出区域。
3.如权利要求2所述的降低阱接出电阻的方法，其特征在于，所述金属 硅化物的深度h大于所述第一型离子低掺杂源漏注入的深度h1。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司，未经上海华力微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201310492043.1/1.html，转载请声明来源钻瓜专利网。
- 上一篇：低表面孔隙低介电常数薄膜材料的制备方法
- 下一篇：一种油箱浮子插孔成型器
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
