[发明专利]一种低功耗相变存储器结构的制备方法

说明书

技术领域

本发明涉及一种低功耗相变存储器结构及其制备方法，属于半导体领域。

背景技术

相变存储器(Phase Change Random Access Memory，PCRAM)技术是基于S.R.Ovshinsky在20世纪60年代末提出相变薄膜可以应用于相变存储介质的构想建立起来的。作为一种新兴的非易失性存储技术，相变存储器在读写速度、读写次数、数据保持时间、单元面积、多值实现等诸多方面对快闪存储器都具有较大的优越性，已成为目前非挥发存储技术研究的焦点。其基本原理是利用电脉冲信号作用于器件单元上，使相变材料在非晶态与多晶态之间发生可逆相变，通过分辨非晶态时的高阻与多晶态时的低阻，可以实现信息的写入、擦除和读出操作。

随着半导体制造工艺的发展，器件的尺寸等比例缩小，相变存储器的优势越来越明显，然而随着器件尺寸的等比例缩小，其驱动电流也将等比例缩小，这难以满足相变存储器的存储功能的需求。为满足相变存储器的存储功能的需求，通常需要具有更高驱动电流能力的二极管，或者减小实现相变存储器存储功能所需的驱动电流。减小驱动电流的办法之一就是减小底部电极和相变层之间的接触面积。另外，在目前的相变存储器集成工艺中，其相变单元之间的隔离是采用干法刻蚀的工艺对相变材料刻蚀形成沟道式隔离的，而被蚀刻的相变材料的侧壁通常会出现表面损伤，小尺寸（相变材料线宽<120nm）以下，这种侧壁损伤会在器件操作时造成漏电，极大的降低器件的良率。

因而，如何在给定的工艺水平下进一步降低所需底电极与相变材料的接触区域，降低操作功耗，提升器件良率，实已成为本领域从业者亟待解决的技术问题。

发明内容

本发明的目的在于一种低功耗相变存储器结构及其制备方法，以减小相变存储器的底部电极和相变层的接触面积，降低器件的功耗，提升良率。

本发明是通过以下技术方案实现的：

一种低功耗相变存储器结构的制备方法，包括以下步骤：

（1）在半导体衬底上生长第一电介质层；

（2）通过光刻和刻蚀的方法在第一电介质层内形成纵横均匀分布的圆柱孔，然后通过化学气相沉积工艺向圆柱孔内填充钨材料并覆盖于第一电介质层上，然后通过化学机械抛光去除孔外的钨材料，形成下电极；

（3）在第一电介质层上生长第二电介质层，然后通过光刻和刻蚀工艺对第二电介质层进行刻蚀形成纵向的沟槽Ⅰ，并使沟槽Ⅰ的两个侧面分别位于所述第一电介质层上纵向相邻两排圆柱孔的中心线上，使下电极有一半的面积暴露于所述沟槽Ⅰ的底面；

（4）在第二电介质层及沟槽Ⅰ形成的“倒几字”形结构上生长导电薄膜层；

（5）在导电薄膜层上生长第三电介质薄层，作为所述导电薄膜层的保护层；

（6）在第三电介质薄层上生长第四电介质层并填满沟槽Ⅰ，然后再通过化学机械抛光去除沟槽Ⅰ外的材料直至与第二电介质层的上表面齐平；

（7）在步骤（6）形成的整体结构上面生长第五电介质层，然后采用光刻和刻蚀的方法对第五层电介质层进行刻蚀，形成横向的沟槽Ⅱ，并使导电薄膜层的上表面暴露于所述横向沟槽Ⅱ的底部，沟槽Ⅱ的两个侧面分别正对于所述第一电介质层上横向相邻两排圆柱孔的中心线；

（8）在第五电介质层及沟槽Ⅱ形成的“倒几字”形结构上生长相变材料层；

（9）在相变材料层上生长第六电介质薄层，作为相变材料层的保护层；

（10）通过光刻和刻蚀工艺，从位于沟槽Ⅱ底部的第六电介质薄层开始，由上至下，垂直刻蚀第六电介质薄层、相变材料层、第四电介质层、第三电介质薄层、导电薄膜层及第二电介质层，直至暴露出第一电介质层，形成横向沟槽Ⅲ；

（11）在沟槽Ⅲ内生长第七电介质层，并将第七电介质填满沟槽Ⅲ并完全覆盖于第六电介质层上，然后采用化学机械抛光方法去除沟槽Ⅲ外的材料直至与第五电介质层的上表面齐平；

（12）通过光刻和刻蚀的方法，从步骤（11）形成的填充体上表面开始，由上至下垂直刻蚀，底面暴露出第一电介质层，侧面暴露出所述第三电介质薄层，形成纵向的沟槽Ⅳ；

（13）在沟槽Ⅳ内生长第八电介质层，并使第八电介质层材料填满沟槽Ⅳ并完全覆盖于第五电介质层上，然后采用化学机械抛光方法去除沟槽Ⅳ外的材料直至与第五电介质层的上表面齐平；

（14）在步骤（13）所述形成的整体结构上生长金属导电层，然后沿横向方向，通过光刻和干法刻蚀工艺去除多余的导电层，最终形成两个与相变材料层上表面相连的横向金属条，作为上电极。

其中，