[发明专利]接收器、用于接收器的主动终端电路以及用于操作电路的方法

说明书

技术领域

本发明涉及接收器、用于接收器的主动终端电路以及用于操作电路的方法。

背景技术

现代的专用集成电路(ASIC)必须满足极其严格的设计与性能规格。ASIC的一个实例是被称为串行化器／解串行化器(SERDES)的电路元件。正如其名字所暗示，SERDES将并行位流转换成高速串行位流、使其穿过信道进行发射、随后再将所述串行位流转换成并行位流。典型SERDES会被组织成具有数／模转换(DAC)功能性及模／数转换(ADC)功能性的发射器与接收器的块。一般来说，接收器与发射器处理差分信号。差分信号是由不同导体上的两个互补信号所表示的那些信号，其中术语“差分”表示所述两个互补信号之间的差异。全部差分信号还具有被称为“共模”的表示所述两个差分信号的平均值的部分。高速差分信号提供许多优点，例如低噪声及低功率，同时提供稳健而高速的数据传输。

通常来说，高速差分输入／输出电路(也被称为输入／输出缓冲器、接收器／发射器电路或接收器／驱动器电路)使用某一形式的差分及共模终端(例如电阻负载)来与传输介质(或信道)的差分阻抗相匹配是符合需要的。传输介质(例如印刷电路板迹线、传输线、底板、差分线对或电缆)将输出电路耦合到输入电路且提供预定信息沿着其行进的路径。

由于接收器仅响应于差分电压，所以共模调制一般会被接收器抑制。然而，共模信号通常会使差分信号系统产生某些问题。举例来说，共模信号若不进行端接，就可能会消耗接收器一大部分的有限共模电压范围，或者如果共模信号被驱动为谐振，其就会超过接收器的共模范围。共模信号可能会干扰或削弱所需要的信息的通信。

图1是说明常规发射驱动器与接收器终端网络的示意图。网络1包括通过传输介质17及18相连的发射(TX)部分2与接收(RX)部分4。发射部分2包括发射驱动器6及发射驱动器8。发射驱动器6及8分别将差分发射信号递送给电阻器7及9。流经每一电阻器的DC电流由Icm=Vcm／Rt给出，其中Icm为共模发射电流，Vcm为差分信号的共模电压，且Rt为电阻器7及9的值。

信号INP为正的发射信号(也被称为输入信号)，其被提供给接收器13。信号INN为负的发射信号(也被称为输入信号)，其被提供给接收器14。术语“正”及“负”是相对的，因为信号INP及INN表示存在于共模电压Vcm周围的差分信号的分量。信号INP及INN可具有相同或不同的极性。接收器终端电阻器11及接收器终端电阻器12分别将INP及INN信号端接于电路接地。分别选择电阻器11及12的值来表示传输介质17及18的阻抗，其在虚线中进行展示以指示发射部分2与接收部分4隔开一段距离。在实施例中，每一电阻器11及12的标称值为50欧姆。

图2是说明图1的发射器驱动器的输出信号的图式。来自发射驱动器6及8的输出信号的共模电压是Vcm，且在接收器输入处测得Vcm为：

VCM=INN+INP2]]>                    等式1

网络1(图1)的非零共模电压产生DC电流及DC功率。由于数百个发射及接收器信道被集成到典型集成电路中，所以使此功率最小化是符合需要的。对于展示在图1中的实例发射及接收器电路来说，Vcm通常是25伏特，从而如果假设1伏特的供应，则会导致10mWatt的功率。

图3是说明使DC功率最小化的常规发射驱动器及接收器终端网络的示意图。网络21包括通过传输介质37及38相连的发射(TX)部分22与接收(RX)部分24。发射部分22包括发射驱动器26及发射驱动器28。发射驱动器26及28分别将差分发射信号递送给电阻器27及29。流经每一电阻器27及29的DC电流被展示为Icm=0，以反映出电阻器27及29中存在理想地为零(0)的DC电流，因为正如将在下文所描述，电阻器31及32中存在理想地为零(0)的DC电流在流动。