[发明专利]主动元件及主动元件阵列基板无效

专利信息
申请号: 201210092097.4 申请日: 2012-03-30
公开(公告)号: CN103367353A 公开(公告)日: 2013-10-23
发明(设计)人: 叶政谚;陈昱廷 申请(专利权)人: 东莞万士达液晶显示器有限公司;胜华科技股份有限公司
主分类号: H01L27/02 分类号: H01L27/02;H01L29/786
代理公司: 北京同立钧成知识产权代理有限公司 11205 代理人: 臧建明
地址: 523119 广东省*** 国省代码: 广东;44
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供一种主动元件及主动元件阵列基板,其中主动元件阵列基板包括一基板以及多个位于基板上的主动元件,且至少一主动元件包括一第一晶体管以及一第二晶体管。第一晶体管位于基板上,且具有一第一通道层。第二晶体管堆叠在第一晶体管上,且第二晶体管具有一第二通道层。第一晶体管与第二晶体管共用同一共用栅极,且共用栅极位于第一通道层与第二通道层之间。
搜索关键词: 主动 元件 阵列
【主权项】:
一种主动元件阵列基板,其特征在于,包括:一基板;以及多个主动元件,位于该基板上,其中至少一主动元件包括:一第一晶体管,位于该基板上,其中该第一晶体管具有一第一通道层;以及一第二晶体管,堆叠在该第一晶体管上,其中该第二晶体管具有一第二通道层,该第一晶体管与该第二晶体管共用同一共用栅极,且该共用栅极位于该第一通道层与该第二通道层之间。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于东莞万士达液晶显示器有限公司;胜华科技股份有限公司,未经东莞万士达液晶显示器有限公司;胜华科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201210092097.4/,转载请声明来源钻瓜专利网。

同类专利
  • 一种电压可调的双向ESD保护器件及其制作方法-201910732974.1
  • 杨珏琳;宋文龙;张鹏 - 成都吉莱芯科技有限公司
  • 2019-08-09 - 2019-11-12 - H01L27/02
  • 本发明公开一种电压可调的双向ESD保护器件,包括N型衬底,N型衬底上生长有第一次P型外延层,第一次P型外延层注入扩散形成的P型势垒阻挡层,P型势垒阻挡层上生长的第二次P型外延层,第二次P型外延层表面注入扩散形成的N+掺杂层,隔离槽上设有绝缘介质层,N+掺杂层和绝缘介质层上设有正面金属电极,N型衬底底部设有背面金属电极。步骤:1:准备N型衬底,在N型衬底上生长第一次P型外延层;2:在第一次P型外延层上,生长一次牺牲氧化层,形成P型势垒阻挡层;步骤3:进行第二次P型外延层生长;4:第二次P型外延层基区表面再次生长一次牺牲氧化层;5:淀积隔离介质层形成深槽隔离区及隔离介质层;6:淀积金属层。
  • 一种电源管脚的静电释放保护结构-201910734503.4
  • 李文杰;旷章曲;陈杰 - 北京思比科微电子技术股份有限公司
  • 2019-08-09 - 2019-11-12 - H01L27/02
  • 本发明公开了一种电源管脚的静电释放保护结构,用于由电源、电阻、电容和反相器连接而成的驱动ESD NMOS保护管的clamp结构的电源管脚中,该静电释放保护结构还包括:一个PMOS静电释放保护管,被保护的所述电源管脚通过所述PMOS静电释放保护管连接到IO环电源。通过加入了一个PMOS静电释放保护管将被保护的电源管脚连接到IO环电源,形成从被保护电源管脚到IO环电源和Ground两条静电释放路径,被保护的电源管脚上的静电可以从IO环电源和Ground两条路径释放,可以起到更好的静电保护作用。
  • 一种静电保护电路、静电保护方法、阵列基板及显示装置-201710381279.6
  • 袁志东;袁粲;李永谦;冯雪欢 - 京东方科技集团股份有限公司;合肥鑫晟光电科技有限公司
  • 2017-05-25 - 2019-11-12 - H01L27/02
  • 本发明公开了一种静电保护电路、静电保护方法、阵列基板及显示装置,包括:第一静电释放模块与第二静电释放模块;其中,第一静电释放模块用于在第一信号线上形成的静电电压大于或等于第一预设开启电压时,将第一信号线上的静电电压传输到第二信号线,以释放静电。在第一信号线上形成的静电电压大于或等于第二预设开启电压时,第一静电释放模块将第一信号线上的电压耦合到第一节点,使第二静电释放模块将第一信号线上的静电电压传输到第二信号线,由于第二预设开启电压大于第一预设开启电压,从而在第一信号线上的静电电压较大时,第二静电释放模块导通以快速释放静电,避免静电保护电路损坏。
  • 半导体装置、逆变电路、驱动装置、车辆以及升降机-201910675969.1
  • 高尾和人;饭岛良介;清水达雄;大桥辉之 - 株式会社东芝
  • 2016-03-03 - 2019-11-05 - H01L27/02
  • 本发明提供半导体装置、逆变电路、驱动装置、车辆以及升降机。实施方式的半导体装置具备多个电路单元,该电路单元具有:基板;基板的第1侧的第1电极;在基板的第1侧与第1电极并列的第2电极;基板的第2侧的第3电极;以及第1开关元件和第2开关元件,在第1电极以及第2电极与第3电极之间的基板上并列,串联地电连接在第1电极与第2电极之间,在第1开关元件和第2开关元件之间电连接有第3电极,在邻接的两个电路单元中,一方的第1侧与另一方的第1侧邻接,一方的第2侧与另一方的第2侧邻接。
  • 显示面板及其制作方法、显示装置-201910689635.X
  • 张羊;朱阳杰;王瑞彬 - 昆山国显光电有限公司
  • 2019-07-29 - 2019-11-05 - H01L27/02
  • 本发明提供一种显示面板及其制作方法、显示装置,其中显示面板包括衬底基板、ESD防护网、多个像素单元和多条ESD防护电路,ESD防护网设置在衬底基板上,ESD防护网覆盖像素区和至少部分非像素区,ESD防护网包括多条相互交错的导线;多条ESD防护电路设置在衬底基板上并位于非像素区;ESD防护网与至少两条ESD防护电路电性连接。本发明提供的显示面板中ESD防护网将像素区覆盖,ESD防护网能够及时将像素区内产生的静电导入与其电性连接的ESD防护电路,通过ESD防护电路消除静电,从而避免像素区内产生静电放电现象,避免像素区被静电击伤。
  • 集成电路-201610942278.X
  • 郭大鹏;林明贤 - 台湾积体电路制造股份有限公司
  • 2016-10-25 - 2019-11-05 - H01L27/02
  • 一种集成电路,包括一第一导体及一第二导体,设置于上述集成电路的一层中,其中上述第一导体面朝一第一方向,上述第二导体面朝与上述第一方向垂直的一第二方向,且上述第二导体电性连接至上述第一导体;一第三导体,设置于上述集成电路的另一层中,面朝上述第二方向以及位在上述第二导体之上;一第一介层窗,连接上述第一及第三导体;以及一第二介层窗,连接上述第二及第三导体。
  • 静电放电保护元件-201610220160.6
  • 蔡英杰;陈永初 - 旺宏电子股份有限公司
  • 2016-04-11 - 2019-11-05 - H01L27/02
  • 本发明公开了一种静电放电保护元件,包括:电源钳位电路以及隔离电路。电源钳位电路包括第一稽纳二极管与第二稽纳二极管。第一稽纳二极管的阴极耦接至第一电源供应线。第一稽纳二极管的阳极耦接至第二稽纳二极管的阳极。第二稽纳二极管的阴极耦接至第二电源供应线。隔离电路包括第一隔离二极管与第二隔离二极管。第一隔离二极管的阴极耦接至第一电源供应线。第一隔离二极管的阳极耦接至第二隔离二极管的阴极与被保护的电路。第二隔离二极管的阳极耦接至第二电源供应线。
  • 静电放电保护装置及方法-201610216741.2
  • 王世钰;李明颖;黄文聪 - 旺宏电子股份有限公司
  • 2016-04-08 - 2019-11-05 - H01L27/02
  • 本发明公开了一种静电放电保护装置及方法,静电放电保护装置包括:半导体基材、第一阱区、第二阱区、第一掺杂区、第二掺杂区、第三掺杂区以及第四掺杂区。第一阱区和第二阱区皆位于半导体基材中,分别具有第一电性和第二电性。第一掺杂区具有第二电性,位于第一阱区之中。第二掺杂区具有第一电性,至少一部分位于第一阱区之中,围绕第一掺杂区。第三掺杂区具有第一电性,位于第二阱区之中,邻接第二掺杂区。第四掺杂区具有第二电性,位于第二阱区之中,邻接第三掺杂区。第一掺杂区、第三掺杂区、第一阱区和第二阱区形成二个具有相异的多数载子的双极晶体管寄生电路。
  • 薄膜晶体管基板及其显示面板-201510085288.1
  • 李冠锋 - 群创光电股份有限公司
  • 2015-02-17 - 2019-11-05 - H01L27/02
  • 本发明公开一种薄膜晶体管基板及其显示面板,该显示面板包括:基板;第一金属层,位于基板上,包括栅极,以及连接栅极的栅极线;第一绝缘层,位于第一金属层上;平坦化层,位于第一绝缘层上;开口,由平坦化层的侧壁与第一绝缘层的表面所定义,开口与栅极重叠;有源层,位于开口与平坦化层上;以及第二金属层,位于有源层上,包括接触有源层的源极,以及连接源极的数据线;其中平坦化层与第一绝缘层位于数据线与栅极线之间。
  • 显示基板和显示装置-201920813461.9
  • 程鸿飞;李会 - 北京京东方技术开发有限公司;京东方科技集团股份有限公司
  • 2019-05-31 - 2019-11-05 - H01L27/02
  • 本实用新型提供一种显示基板和显示装置,属于显示技术领域,其可至少部分解决现有的显示基板防静电能力弱的问题。本实用新型的显示基板包括防静电导线、与有源层同层设置的至少一个防静电电阻,防静电电阻的第一端通过第一过孔电连接防静电导线,其第二端通过第二过孔电连接接地绑定衬垫,防静电导线与防静电电阻在基底上的正投影位于非显示区内且至少包围显示区的除与绑定区相对的边界以外的边界。
  • 一种快速放电RC型ESD保护电路-201910654738.2
  • 董程宏 - 南京芯驰半导体科技有限公司
  • 2019-07-19 - 2019-11-01 - H01L27/02
  • 本发明提供了一种快速放电RC型ESD保护电路,包括触发模块和放电模块,所述触发模块包括三级反相器模块、PMOS反馈模块、反馈增强触发模块、电阻和NMOS晶体管电容;所述放电模块包括MESD放电管,其中MESD放电管为NMOS晶体管。该RC型ESD保护电路采用了Cascoded PMOS反馈电路和反馈增强触发电路。当ESD触发时,芯片保护电路可以快速开启快速放电,消耗静电,从而降低芯片失效风险。
  • 静电放电保护电路-201610764660.6
  • 艾飞;柯明道;曾子建;黄如琳 - 联咏科技股份有限公司
  • 2016-08-30 - 2019-11-01 - H01L27/02
  • 在本发明中,提供一种静电放电保护电路,其耦合于第一电源轨与第二电源轨之间以释放任何静电放电应力。静电放电保护电路包含检测电路、触发电路以及双向可控硅整流器装置。当静电放电应力施加到第一电源轨或第二电源轨时,检测电路可首先检测静电放电应力并将检测信号输出到触发电路。触发电路基于检测信号以及静电放电应力的极性产生触发信号。接着,基于在双向可控硅整流器装置至少两个同一类型的晶体管之间的共同节点处所接收的触发信号对称地触发双硅向可控整流器装置。示范性的静电放电保护电路可实施于纳米尺寸制造的集成电路中,并实现良好的静电放电稳定性,同时维持较低备用泄漏电流以及相对较小布局面积。
  • 带有过热保护功能的射频LDMOS晶体管-201710004433.8
  • 邓小川;刘冬冬;宋凌云;童星;万殊燕;杨文驰;谭犇;张波 - 电子科技大学
  • 2017-01-04 - 2019-11-01 - H01L27/02
  • 本发明提供一种带有过热保护功能的射频LDMOS晶体管,包括集成在同一芯片上的SONOS器件、NPN BJT热传感器和射频LDMOS器件;SONOS器件栅极存储有正电荷;SONOS器件栅极通过金属连接至NPN BJT热传感器基极,为NPN BJT热传感器的发射结提供偏置;NPN BJT热传感器的集电极接在LDMOS栅极上,为LDMOS栅极提供电流泄放通道;由于本发明将射频LDMOS器件过热保护电路集成到了射频LDMOS芯片上且不需要独立的供电引脚,大大减小了射频系统的复杂性和从而降低了以射频LDMOS器件为核心的射频系统的制造和维护成本。
  • 半导体装置-201610112520.0
  • 李大成;文大英;金珉修 - 三星电子株式会社
  • 2016-02-29 - 2019-11-01 - H01L27/02
  • 提供了半导体装置,所述半导体装置包括:基底;第一晶体管,由第一输入信号的反向的电压电平门控以上拉第一节点;第二晶体管,由第二输入信号的电压电平门控以下拉第一节点;第三晶体管,由第二输入信号的反向的电压电平门控以上拉第一节点;第四晶体管,由第一输入信号的电压电平门控以下拉第一节点;第五晶体管,由第二输入信号的电压电平门控以下拉第二节点;第六晶体管,由第一输入信号的反向的电压电平门控以上拉第二节点;第七晶体管,由第一输入信号的电压电平门控以下拉第二节点;以及第八晶体管,由第二输入信号的反向的电压电平门控以上拉第二节点。
  • 一种低电容功率TVS器件及其制造方法-201610874344.4
  • 刘宗贺;邹有彪;王泗禹;徐玉豹 - 富芯微电子有限公司
  • 2016-09-30 - 2019-10-29 - H01L27/02
  • 本发明公开一种低电容功率TVS器件,属于半导体防护器件领域,所述低电容功率TVS器件是由功率TVS二极管和低电容二极管串联的单片集成器件,包括N型半导体基体、N+型扩散层、P+型扩散层、离子注入区、钝化层、金属层。本发明将功率TVS二极管和低电容的二极管串联集成在单一芯片上,使封装简单化,提高封装的良率,采用高阻N型半导体衬底制造,降低器件的结电容,避免通信信号失真,同时通过控制离子注入量,控制器件的反向击穿电压为75‑100V。
  • 一种双向ESD器件及其制作方法-201610875594.X
  • 朱天志 - 上海华力微电子有限公司
  • 2016-09-30 - 2019-10-25 - H01L27/02
  • 本发明公开了一种双向ESD器件及其制作方法,该ESD器件包括:半导体基体和设置于所述半导体基体中的P阱;生成于所述P阱中一侧的N阱;设置于所述P阱另一侧的NPN三极管结构以及设置于所述N阱中的双向二极管结构;设置于所述NPN三极管结构的集电极和发射极下的ESD植入层,本发明通过将该ESD器件的NPN三极管的集电极和发射极下方都注入P型ESD_IMP,进一步降低了垂直方向的NPN回滞效应的触发电压,从而达到降低整个静电防护结构的触发电压的目的,本发明的NPN器件具有左右对称结构,通过外接并联的双向二极管使得本发明中的ESD器件具有双向泄流能力。
  • 暂态电压抑制集成电路-201610454117.6
  • 陈志豪 - 力智电子股份有限公司
  • 2016-06-21 - 2019-10-25 - H01L27/02
  • 本发明提供一种暂态电压抑制集成电路,包括输入输出引脚、接地引脚、基板、第一暂态电压抑制晶粒以及第二暂态电压抑制晶粒。基板提供共同总线。第一暂态电压抑制晶粒配置在基板上,且包括第一输入输出端与第一参考接地端。第二暂态电压抑制晶粒配置在基板上,且包括第二输入输出端与第二参考接地端。第二参考接地端通过共同总线电性连接至第一参考接地端,第一输入输出端连接输入输出引脚,第二输入输出端连接接地引脚。
  • 一种新型硅控整流器型ESD保护结构及其实现方法-201710731685.0
  • 朱天志 - 上海华力微电子有限公司
  • 2017-08-23 - 2019-10-25 - H01L27/02
  • 本发明公开一种新型硅控整流器型ESD保护结构及其实现方法,该结构包括:半导体衬底(80);生成于半导体衬底的N阱(60)和P阱(70);高浓度P型掺杂(20)、高浓度N型掺杂(28)置于N阱(60)上部,高浓度P型掺杂(20)、N阱(60)及P阱(70)构成等效PNP三极管结构,所述高浓度N型掺杂(28)浮接,高浓度N型掺杂(24)、高浓度P型掺杂(26)置于P阱(70)上部,N阱(60)、基体(80)与高浓度N型掺杂(24)构成等效NPN三极管结构,高浓度N型掺杂(22)置于N阱(60)与P阱(70)分界处上方,高浓度N型掺杂(22)与高浓度N型掺杂(24)之间上方放置N型栅极(50)。
  • 无回滞效应硅控整流器型ESD保护结构及其实现方法-201711464516.1
  • 朱天志 - 上海华力微电子有限公司
  • 2017-12-28 - 2019-10-25 - H01L27/02
  • 本发明公开一种无回滞效应硅控整流器型ESD保护结构及其实现方法,该结构包括:半导体衬底(80);生成于半导体衬底的N阱(60)和P阱(70);高浓度P型掺杂(20)、高浓度N型掺杂(28)置于N阱(60)上部,高浓度P型掺杂(20)、N阱(60)及P阱(70)构成等效PNP三极管结构,高浓度N型掺杂(24)、高浓度P型掺杂(26)置于P阱(70)上部,N阱(60)、基体(80)/P阱(70)与高浓度N型掺杂(24)构成等效NPN三极管结构,高浓度N型掺杂(22)置于N阱(60)与P阱(70)分界处上方,高浓度P型掺杂(20)、高浓度N型掺杂(28)间用宽度为S的浅沟道隔离层(10)隔离,高浓度N型掺杂(28)与高浓度P型掺杂(22)之间为N阱(60)的一部分。
  • 一种新型硅控整流器型ESD保护结构及其实现方法-201710731223.9
  • 朱天志 - 上海华力微电子有限公司
  • 2017-08-23 - 2019-10-25 - H01L27/02
  • 本发明公开一种新型硅控整流器型ESD保护结构及其实现方法,该结构包括:半导体衬底(80);生成于半导体衬底的N阱(60)和P阱(70);高浓度P型掺杂(20)、高浓度N型掺杂(28)置于N阱(60)上部,高浓度P型掺杂(20)、N阱(60)及P阱(70)构成等效PNP三极管结构,高浓度N型掺杂(24)、高浓度P型掺杂(26)置于P阱(70)上部,N阱(60)、基体(80)与高浓度N型掺杂(24)构成等效NPN三极管结构,高浓度N型掺杂(22)置于N阱(60)与P阱(70)分界处上方,高浓度N型掺杂(22)与高浓度N型掺杂(24)之间上方放置N型栅极(50),本发明可增加ESD保护结构回滞效应的维持电压。
  • 无回滞效应硅控整流器型ESD保护结构及其实现方法-201711464508.7
  • 朱天志 - 上海华力微电子有限公司
  • 2017-12-28 - 2019-10-25 - H01L27/02
  • 本发明公开一种无回滞效应硅控整流器型ESD保护结构及其实现方法,该结构包括:半导体衬底(80);生成于半导体衬底的N阱(60)和P阱(70);高浓度P型掺杂(20)、高浓度N型掺杂(28)置于N阱(60)上部,高浓度P型掺杂(20)、N阱(60)及P阱(70)构成等效PNP三极管结构,高浓度N型掺杂(24)、高浓度P型掺杂(26)置于P阱(70)上部,N阱(60)、基体(80)/P阱(70)与高浓度N型掺杂(24)构成等效NPN三极管结构,高浓度N型掺杂(22)置于N阱(60)与P阱(70)分界处上方,所述高浓度P型掺杂(20)、高浓度N型掺杂(28)间为N阱(60)的一部分且间距为S,高浓度N型掺杂(28)与高浓度P型掺杂(22)之间为N阱(60)的一部分。
  • 半导体装置、其设计方法及包括其的系统-201810284453.X
  • 田丽钧;陈顺利;江庭玮;陈庭榆;王新泳 - 台湾积体电路制造股份有限公司
  • 2018-04-02 - 2019-10-18 - H01L27/02
  • 本发明提供了一种半导体装置,包括第一布局图案,所述第一布局图案包括第一标准单元,所述第一标准单元包括:多条第一信号线,设置为相互平行并且每条第一信号线的中心位于相应的第一布线轨道上;以及两条第一电源线,平行地设置在所述多条第一信号线的相对两侧并且具有相同的宽度;以及其中,所述两条第一电源线的中心线限定为所述第一标准单元的边界。该半导体装置通过改变布线轨道,缩小标准单元,同时增加缩小的标准单元的电源线的宽度来解决布线问题和电迁移。本发明还提供了半导体装置的设计方法及包括半导体装置的系统。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top