[发明专利]移位寄存器单元及其驱动方法、移位寄存器与显示装置

说明书

技术领域

本发明涉及显示领域，尤其涉及一种移位寄存器单元及其驱动方法、移位寄存器与显示装置。

背景技术

氧化物薄膜晶体管（氧化物TFT）是大尺寸有源矩阵有机发光二极管（AMOLED）显示器/液晶显示器（LCD）的发展方向，因此在现有GOA（Gate On Array，阵列基板上制作栅极驱动）中，被广泛采用。

氧化物TFT特性之一是具有耗尽型的特点，即氧化物TFT的阈值电压为负，这导致现有GOA实现上一直存在漏电流的问题。

在如附图1所示的现有GOA典型电路中，在预充电阶段，由于T4存在较大漏电情况，因此导致对T11栅极的充电效果变差；在上拉阶段，由于T12、T13和T14的栅极电平最低只能到VGL，而T12、T13和T14的源极也为VGL，则T12、T13和T14的栅源电压Vgs最小为0，由于氧化物TFT的阈值电压小于0，因此T12，T13和T14仍处于微导通状态，具有较大的漏电电流，造成T11的栅极和源极都趋向VGL漏电而影响GOA电路的正常上拉和输出，而在下拉阶段，由于T12、T14无法正常关断,也会造成在下拉波形的畸变，影响下拉效果，从而影响GOA电路的可靠性和功耗。

发明内容

本发明提供一种移位寄存器单元及其驱动方法、移位寄存器与显示装置，从而可以解决GOA电路的漏电过大问题，有效解决了采用氧化物薄膜晶体管的GOA电路的可靠性和功耗问题。

本发明提供方案如下：

本发明实施例提供了一种移位寄存器单元，包括第一电容、上拉模块、预充电模块和下拉模块，所述第一电容的第一端与所述上拉模块连接于上拉节点，还包括：

关断模块，与所述上拉节点连接，并与处于预充电模块和下拉模块之间的第一节点连接，用于在上拉阶段断开所述上拉节点与所述预充电模块和下拉模块的电连接。

优选的，所述关断模块包括：

第一薄膜晶体管，第一薄膜晶体管的源极与所述第一节点连接，第一薄膜晶体管的栅极与第二时钟信号输入端连接，第一薄膜晶体管的漏极与所述上拉节点连接；

关断控制单元，用于在上拉阶段，通过控制所述第一薄膜晶体管的源极电压使得所述第一薄膜晶体管处于完全截止状态，以断开所述上拉节点与所述预充电模块和下拉模块的电连接。

优选的，所述关断控制单元包括：

反馈电容，所述反馈电容的第一端与所述第一薄膜晶体管的源极连接，反馈电容的第二端，与所述上拉模块和所述下拉模块连接。

优选的，所述关断控制单元还包括：

第二薄膜晶体管，第二薄膜晶体管的源极与所述上拉模块和所述下拉模块连接，第二薄膜晶体管的栅极与第一时钟信号输入端连接，第二薄膜晶体管的漏极与所述第一薄膜晶体管的源极连接。

优选的，所述关断控制单元还包括：

第二薄膜晶体管，第二薄膜晶体管的源极与所述上拉模块和所述下拉模块连接，第二薄膜晶体管的栅极与第二薄膜晶体管的源极连接，第二薄膜晶体管的漏极与所述第一薄膜晶体管的源极连接。

优选的，所述关断模块包括：

第一薄膜晶体管、第二薄膜晶体管以及第三薄膜晶体管；

第一薄膜晶体管的源极与第二薄膜晶体管的漏极、第三薄膜晶体管的漏极连接，第一薄膜晶体管的栅极与第二时钟信号输入端连接，第一薄膜晶体管的漏极与所述上拉节点连接；

第二薄膜晶体管的源极与所述上拉模块和所述下拉模块连接，第二薄膜晶体管的栅极与第一时钟信号输入端连接；

第三薄膜晶体管的源极与所述第一节点连接，第三薄膜晶体管的栅极与所述第二时钟信号输入端连接。

优选的，所述上拉模块包括：

第四薄膜晶体管，第四薄膜晶体管的源极与第一时钟信号输入端连接，第四薄膜晶体管的栅极与所述上拉节点连接，第四薄膜晶体管的漏极与第一电容的第二端、下拉模块以及信号输出端连接。

优选的，所述上拉模块包括：

第四薄膜晶体管和第五薄膜晶体管；

第四薄膜晶体管的源极和第五薄膜晶体管的源极与第一时钟信号输入端连接；

第四薄膜晶体管的栅极和第五薄膜晶体管的栅极与所述上拉节点连接；

第四薄膜晶体管的漏极，与栅极信号输出端、第一电容的第二端以及下拉模块连接；

第五薄膜晶体管的漏极，与关断模块、下拉模块以及起始信号输出端连接。

优选的，所述预充电模块包括：

第六薄膜晶体管；