[发明专利]具静电放电保护功能的芯片

说明书

技术领域

本发明是有关于一种芯片，尤其是有关于一种具静电放电保护功能的芯片。

背景技术

随着科技的发展日新月异以及半导体制程技术的进步，芯片内部的电子元件的尺寸微缩至仅有数十奈米，因此无法预期的突发电压或电流都可能对这些尺寸细微的电子元件造成损害，例如静电放电(ElectroStatic Discharge,ESD)便可能通过芯片的外部接脚(Pins)导入而对芯片内部的电子元件造成损害。

在这样的情况下，如何保护芯片内部的电子元件不被突发的静电放电破坏，便成了各家芯片设计厂商所需面对的重要课题。

发明内容

本发明提供一种具静电放电保护功能的芯片，其包括有第一电源轨线、第二电源轨线、接脚、P型鳍式场效应晶体管、第一鳍式电阻、N型鳍式场效应晶体管、第二鳍式电阻、第一二极管、第二二极管以及静电放电单元。第一电源轨线用以电性连接电源电压，而第二电源轨线用以电性连接参考电位。P型鳍式场效应晶体管具有第一端、第二端与控制端，且P型鳍式场效应晶体管的第一端电性连接第一电源轨线，而P型鳍式场效应晶体管的控制端用以接收传输信号。第一鳍式电阻具有第一端、第二端与控制端，且第一鳍式电阻的第一端与控制端皆电性连接P型鳍式场效应晶体管的第二端，而第一鳍式电阻的第二端电性连接上述接脚。N型鳍式场效应晶体管具有第一端、第二端与控制端，且N型鳍式场效应晶体管的第二端电性连接第二电源轨线，而N型鳍式场效应晶体管的控制端用以接收上述传输信号。第二鳍式电阻具有第一端、第二端与控制端，且第二鳍式电阻的第二端与控制端皆电性连接N型鳍式场效应晶体管的第一端，而第二鳍式电阻的第一端电性连接上述接脚。第一二极管的阳极电性连接上述接脚，而其阴极则电性连接第一电源轨线。第二二极管的阳极电性连接第二电源轨线，而其阴极则电性连接上述接脚。至于静电放电单元，其电性连接于第一电源轨线与第二电源轨线之间，用以提供第一电源轨线与第二电源轨线之间的一静电放电路径。

本发明是在芯片的接脚处设置了由二个鳍式电阻、二个二极管与一静电放电单元所组成的静电保护电路，因此可在接脚发生静电放电事件时提供静电放电路径，避免芯片内部的主要电路受到静电放电的破坏。此外，由于鳍式电阻在接脚发生静电放电事件时会呈现高阻抗，因此可以避免由P型鳍式场效应晶体管与N型鳍式场效应晶体管所组成的传输信号的输出缓冲器也受到静电放电的破坏。

附图说明

图1表示本发明的具静电放电保护功能的芯片的一实施例；

图2是绘示N型鳍式电阻的立体示意图；

图3是绘示呈现高阻抗状态的N型鳍式电阻的剖面示意图；

图4是绘示呈现低阻抗状态的N型鳍式电阻的剖面示意图；

图5表示本发明的具静电放电保护功能的芯片的另一实施例。

[标号说明]

200、400：芯片 201、202：电源轨线

21：P型鳍式场效应晶体管 22：N型鳍式场效应晶体管

23、24：鳍式电阻 300：N型鳍式电阻

25、26：二极管 27：接脚

28、410：静电放电单元28-1、412：N型晶体管

28-2：寄生的双极性接面晶体管

211、221、231、241、281、304、413：第一端

212、222、232、242、282、306、414：第二端

213、223、233、243、283、302：控制端

308、312：N型高掺杂区310：N型低掺杂区

314：绝缘层 316：基体

416：静电放电检测电路 IN：传输信号

VDD：电源电压 VSS：参考电位

具体实施方式