[发明专利]综合模型同仿真模型的时序约束一致性的验证系统及方法

说明书

技术领域

本发明涉及集成电路的线路设计技术，特别涉及一种综合模型同仿真模型的时序约束一致性的验证系统及方法。

背景技术

综合模型，又称synopsys模型，是指Synopsys公司的liberty格式所描述地带功耗和时序信息的模型文件，通常在数字逻辑综合时会用到。

仿真模型，是指IEEE工业标准verilog硬件描述语言所描述的模型文件，通常在数字逻辑仿真时会用到。

由于综合模型、仿真模型两种模型的格式不同，模型设计工程师难以验证两种模型时序约束是否一致，模型设计工程师进行综合模型、仿真模型设计时无法及时发现两者间的时序约束一致性差错，给客户芯片设计带来隐患。

发明内容

本发明要解决的技术问题是，便于模型设计工程师验证综合模型同仿真模型两种模型的时序约束是否一致，提高综合模型同仿真模型的质量，减少设计成本，降低芯片设计出错的风险。

为解决上述技术问题，本发明提供的综合模型同仿真模型的时序约束一致性的验证系统，包括第一格式转换模块、第二格式转换模块、比较验证模块；

所述第一格式转换模块，用于按照综合模型文件到标准模型文件的格式转换规则，将选定的综合模型文件转换成标准模型文件；

所述第二格式转换模块，用于按照仿真模型文件到标准模型文件的格式转换规则，将选定的仿真模型文件转换成标准模型文件；

所述比较验证模块，用于将选定的综合模型文件转换成的标准模型文件的时序约束关键字，同选定的仿真模型文件转换成的标准模型文件的时序约束关键字进行比对，输出一比较结果文件，所述比较结果文件，包括选定的综合模型文件转换成的标准模型文件同选定的仿真模型文件转换成的标准模型文件两者间的不一致的时序约束关键字。

较佳的，所述格式转换规则，为时序约束相关的关键字的格式转换规则。

较佳的，该系统还包括一输入输出模块；

所述输入输出模块，用于输入选定的综合模型文件、仿真模型文件或输出比较结果文件。

较佳的，该系统还包括一存储器；

所述第一格式转换模块，将选定的综合模型文件转换成标准模型文件并存储到所述存储器；

所述第二格式转换模块，将选定的仿真模型文件转换成标准模型文件并存储到所述存储器；

所述比较验证模块，输出一比较结果文件到所述存储器；

所述存储器，用于存储选定的综合模型文件转换成的标准模型文件、选定的仿真模型文件转换成的标准模型文件及其对应的比较结果文件。

为解决上述技术问题，本发明提供的综合模型同仿真模型的时序约束一致性的验证方法，包括以下把步骤：

一.通过第一格式转换模块，按照综合模型文件到标准模型文件的格式转换规则，将选定的综合模型文件转换成标准模型文件；

通过第二格式转换模块，按照仿真模型文件到标准模型文件的格式转换规则，将选定的仿真模型文件转换成标准模型文件；

二.通过比较验证模块，将选定的综合模型文件转换成的标准模型文件的时序约束关键字，同选定的仿真模型文件转换成的标准模型文件的时序约束关键字进行比对，输出一比较结果文件，所述比较结果文件，包括选定的综合模型文件转换成的标准模型文件同选定的仿真模型文件转换成的标准模型文件两者间的不一致的时序约束关键字。

较佳的，所述格式转换规则，为时序约束相关的关键字的格式转换规则。

较佳的，通过输入输出模块，输入选定的综合模型文件、仿真模型文件或输出比较结果文件。

较佳的，所述第一格式转换模块，将选定的综合模型文件转换成标准模型文件并存储到存储器；

所述第二格式转换模块，将选定的仿真模型文件转换成标准模型文件并存储到存储器；

所述比较验证模块，输出一比较结果文件到存储器。

本发明的综合模型同仿真模型的时序约束一致性的验证系统及方法，把综合模型文件、仿真模型文件各自的时序约束相关的关键字，分别按照相应的格式转换规则转换成统一格式的标准模型文件，然后进行文本比较，把不一致的时序约束相关的关键字输出到比较结果文件中，便于模型设计工程师验证综合模型同仿真模型两种模型的时序约束是否一致，避免综合模型同仿真模型两种模型中的时序约束不一致，提高综合模型同仿真模型的质量，减少设计成本，降低芯片设计出错的风险。

附图说明