[发明专利]一种实现迭代算法的FPGA并行计算电路自动生成方法

说明书

技术领域

本发明涉及一种实现迭代算法的FPGA并行计算电路自动生成方法，可以不借助手工推导并行迭代式直接生成迭代算法并行计算电路，属于信号处理及微电子芯片技术领域。

背景技术

基于VLSI（大规模集成电路）的高性能计算技术在嵌入式高速信号处理领域扮演着举足轻重的地位。在系统计算需求激增的今天，针对多维高速数据实时处理的计算速率要求动辄上千GMACS，嵌入式系统中传统哈弗结构或冯·诺依曼结构的处理器只能望洋兴叹。基于VLSI的高性能计算技术凭借现代微电子技术规模的指数增加及硬件电路固有的并行特性，提供了强大的计算能力，弥补了传统处理器与嵌入式高性能计算需求之间的鸿沟。以Xilinx公司7系列FPGA为代表的大容量FPGA，单芯片最高可提供3960×2×638MHz=5053GMACS的计算能力，而同期最高性能8核DSP仅能达到320GMACS的计算能力的计算速率。在基于VLSI实现高速海量信号处理算法过程中，绝大部分涉及数据的迭代计算。而如何充分发挥VLSI计算技术的优势的关键，就是如何为相关算法设计高并行度的计算结构。传统设计算法并行计算电路时，主要以手动推导并行计算表达式，并按照其表达式设计电路，当并行度或相关参数需要调整时，又需要再次推导新的并行表达式，并重新设计并行计算电路。这种方法即耗时耗力，又需要设计人员具有较深厚的技术能力。

发明内容

本发明解决的问题是：克服现有技术的不足，提供一种实现迭代算法的FPGA并行计算电路自动生成方法，使设计人员不用借助手工推导并行迭代式而直接生成迭代算法并行计算电路，大大简化相关FPGA芯片的开发难度及加速开发速度。

本发明的技术解决方案是：

一种实现迭代算法的FPGA并行计算电路自动生成方法，步骤如下：

（1）用串行计算电路实现所述迭代算法；

（2）针对所述串行计算电路，提取该电路时序逻辑中的寄存器及组合逻辑，将提取出的寄存器作为存储部分M，组合逻辑作为计算部分f()和h()；

（3）将所述迭代算法的串行计算电路表示为迭代函数及输出函数的形式；

（4）将所述串行计算电路中需要多个时钟执行的计算全部压缩到1个时钟内执行，得到并行计算迭代式；

（5）使用FPGA的设计语言描述所述并行计算迭代式；

（6）根据步骤（5）中描述出的并行计算迭代式生成FPGA并行计算电路。