[发明专利]电熔丝电路

说明书

技术领域

本发明属于半导体领域，特别涉及一种电熔丝电路。

背景技术

在集成电路中，熔丝（Fuse）是指阻值可以发生大幅度改变的连接线（由低阻态向高阻态改变），或者是可以熔断的连接线。最初，熔丝是用于连接集成电路中的冗余电路，一旦检测发现集成电路具有缺陷，就利用熔丝修复或者取代有缺陷的电路。熔丝除了可以在冗余电路中应用外，还具有更广泛的应用，如：内建自测（Build in self test，简称BIST）技术、自修复技术、一次编程（One Time Program，简称OTP）芯片、片上系统（System On Chip，简称SoC）等等。熔丝一般分为激光熔丝（Laser Fuse）和电熔丝（Electrical Fuse，简称E-fuse）两种。随着半导体技术的发展，电熔丝逐渐取代了激光熔丝。

一般的，电熔丝可以用金属（铝、铜等）或硅制成，现有技术中一种典型的电熔丝形成在半导体衬底中的浅沟槽隔离结构（STI）上，电熔丝包括阳极和阴极，以及位于阳极和阴极之间与两者相连接的细丝。当阳极和阴极之间瞬间通过较大电流时，电熔丝的阻值会发生大幅度改变或电熔丝会被熔断。因此，电熔丝具有通过电流可实现低阻向高阻转化的特性。

参考图1，电熔丝电路由电熔丝13和控制单元（Programme Device）12组成，控制单元控制电熔丝的整个熔断过程。现有技术中，控制单元12为CMOS晶体管单元，CMOS晶体管单元包括若干个并联的CMOS晶体管，图中显示一个CMOS晶体管。图2为CMOS晶体管的工作电压与工作电流的特征曲线图。横坐标表示CMOS晶体管的工作电压，纵坐标表示CMOS晶体管的工作电流，从图2中的工作电压与工作电流的特征曲线可以获知：CMOS晶体管的工作电流随工作电压的增长趋势较缓慢，因此，现有技术的控制单元需要并联较多的CMOS晶体管，才能得到较大的将电熔丝13（参考图1）熔断的熔断电流。因此，较多的CMOS晶体管在芯片中占用的面积较大，使得电熔丝电路在芯片上占用面积较大。

发明内容

本发明解决的问题是，现有技术中的电熔丝电路在芯片上占用面积较大。

为解决上述问题，本发明提供了一种电熔丝电路，包括：控制单元和电熔丝：所述控制单元包括：具有第一输入端和第一输出端的二极管单元，具有第二输入端和第二输出端的第一反相器，所述二极管单元包括多个电连接的二极管；

所述第一输入端与所述第二输入端电连接，所述第一输出端与所述第二输出端电连接，

所述电熔丝的一端与所述第一输入端或第一输出端电连接。

可选的，所述控制单元还包括：

缓冲器，由偶数个第二反相器串联组成，具有第三输入端和第三输出端；

所述第一输入端和第二输入端通过所述缓冲器电连接，所述第三输入端与所述第二输入端电连接，所述第三输出端与所述第一输入端电连接。

可选的，所述电连接为并联。

可选的，所述第一反相器为CMOS反相器。

可选的，所述第二反相器为CMOS反相器。

可选的，所述缓冲器包括两个所述第二反相器。

可选的，所述第一反相器与所述第二反相器的类型相同。

与现有技术相比，本发明的技术方案具有以下优点：

本发明中，二极管的工作电流随工作电压的增长呈指数增长，当由多个电连接的二极管组成的二极管单元作为控制单元被导通时，瞬间会产生很大的导通电流，因此，采用较少的二极管就能产生将电熔丝熔断的熔断电流。当采用二极管单元作为电熔丝的控制电路时，可以减小控制单元在芯片中的占用面积，进而可以减小电熔丝电路在芯片中的占用面积。

另外，本发明中，第一反相器可以使二极管单元第一输出端的电位瞬间达到将电熔丝熔断的电位值，从而缩短了电熔丝被熔断的时间。

附图说明

图1是现有技术的电熔丝电路示意图；

图2是CMOS晶体管的工作电压与工作电流的特征曲线图；

图3是本发明实施例一中电熔丝电路的电路结构图；

图4是本发明实施例二中电熔丝电路的电路结构图；

图5是本发明实施例三中电熔丝电路的电路结构图；

图6是本发明实施例四中电熔丝电路的电路结构图；

图7是本发明实施例中二极管的剖面结构示意图；

图8是二极管的工作电压与工作电流的特征曲线图。

具体实施方式