[发明专利]多晶硅薄膜层淀积方法

说明书

技术领域

本发明涉及半导体领域，特别涉及到一种多晶硅薄膜层淀积方法。

背景技术

随着半导体器件性能需求的不断提高，半导体的制造难度也不断加大。现有技术中，通过淀积工艺在基底表面生长形成薄膜，以成膜技术来完成电路的加工。随着对半导体器件性能的要求不断提高，在基底表面形成的薄膜的厚度以及厚度的均一性均有严格的要求。

多晶硅在半导体集成电路中是非常重要的材料层之一，常用来制备栅极等器件。多晶硅膜通常用LPCVD（低压化学气相沉积）方法淀积，利用SiH₄（硅烷）气体作为气源通入反应腔，通过热分解生成多晶硅，所述多晶硅淀积到基底上形成多晶硅薄膜层。

在反应腔中，SiH₄气体流过基底，并在基底上表面和下表面上发生淀积。在同一基底的上表面和下表面不同区域可能形成有多晶硅材料层、氮化硅材料层或氧化硅材料层。

参考图1，在基底1上表面的不同区域上形成多晶硅材料层2、氮化硅材料层3和氧化硅材料层4。在所述基底1上淀积多晶硅时，在开始淀积形核阶段，淀积的多晶硅在不同材料层上有形核选择性，即在不同材料层上的形核速率不同。具体地讲，SiH₄气体流过基底1时，热分解生成的多晶硅在多晶硅材料层2和氮化硅材料层3表面的形核速率大于在氧化硅材料层4表面的形核速率。

参考图2，由于基底表面形成了不同的材料层，导致淀积开始阶段，不同材料层表面淀积的多晶硅薄膜层厚度不同，在多晶硅形核速率大的材料层表面，即多晶硅材料层2和氮化硅材料层3表面形成的第一多晶硅薄膜层5的厚度大；在多晶硅形核速率小的材料层表面，即氧化硅材料层4表面形成的第一多晶硅薄膜层5’的厚度小。在实际情况下，第一多晶硅薄膜层5和第一多晶硅薄膜层5’之间无界线，为描述方便，图2中将其用界线分开。更严格的讲，多晶硅在多晶硅材料层2和氮化硅材料层3表面的形核速率也不同，在多晶硅材料层2和氮化硅材料层3上的第一多晶硅薄膜层5的厚度也有差异。

参考图3，当基底1表面都淀积了一层多晶硅薄膜层后，在该层多晶硅薄膜层上再淀积多晶硅时，多晶硅的淀积速率将相同，在多晶硅材料层2和氮化硅材料层3上方形成的第二多晶硅薄膜层6的厚度和在氧化硅材料层4上方形成的第二多晶硅薄膜层6’的厚度相同。在实际情况下，第二多晶硅薄膜层6和第二多晶硅薄膜层6’之间无界线，为描述方便，图3中将其用界线分开。

完成淀积后，多晶硅薄膜层的厚度在淀积开始时多晶硅形核速率大的材料层表面形成的多晶硅薄膜层厚度仍然大，而在淀积开始时多晶硅形核速率小的材料层表面形成的多晶硅薄膜层厚度仍然小。最终导致同一基底上不同材料层表面的多晶硅薄膜层厚度不同。

图1至图3仅描述了在同一基底表面不同区域上形成不同材料层时，淀积多晶硅薄膜层的情况。在其他情况下，也有可能在不同基底上由于基底表面形成不同的材料层，而导致放入同一反应腔内的同一批基底上形成厚度不同的多晶硅薄膜层。

若基底上淀积形成的多晶硅薄膜层的厚度很小，即使形成的所述多晶硅薄膜层的厚度差异很小，这种差异也显得非常明显。多晶硅薄膜层厚度均一性不能得到有效的控制，最终影响半导体器件的性能。

发明内容

本发明解决的问题是现有技术中，淀积形成的多晶硅薄膜层厚度均一性难以控制，进而影响半导体器件的性能。

为解决上述问题，本发明提供一种多晶硅薄膜层淀积方法，包括：提供基底，同一所述基底表面形成有不同材料层，各材料层位于不同区域，或者，至少两个所述基底表面形成有不同的材料层；将所述基底放入反应腔；往所述反应腔内通入预淀积气体，进行预淀积，在所述基底上形成第一多晶硅薄膜层；其中所述预淀积气体包括稀释气体和含硅气体，所述含硅气体的体积比为1%-50%，所述预淀积气体的流速为100-1000sccm；往所述反应腔内通入主淀积气体，进行主淀积，在所述第一多晶硅薄膜层上形成第二多晶硅薄膜层，所述主淀积气体为含硅气体或包括含硅气体与稀释气体。

可选的，所述预淀积气体中含硅气体的体积比为20%-30%，所述预淀积气体的流速为300-500sccm。

可选的，进行预淀积时，所述反应腔内的温度大于570℃，压强大于0.3Torr。

可选的，所述含硅气体为SiH₄或正硅酸乙酯。

可选的，所述稀释气体为N₂、Ar、He中的一种或几种。

可选的，所述预淀积的反应时间为0.1-10.0min。

可选的，所述主淀积气体为含硅气体或包括含硅气体与稀释气体。