[发明专利]存储、模拟和数字功能分离的三维存储器

说明书

技术领域

本发明涉及集成电路存储器领域，更确切地说，涉及三维存储器（3D-M）。

背景技术

三维存储器（3D-M）是一种单片（monolithic）半导体存储器，它含有多个相互堆叠的存储层。3D-M包括三维只读存储器（3D-ROM）和三维随机读取存储器（3D-RAM）。3D-ROM可以进一步划分为三维掩膜编程只读存储器（3D-MPROM）和三维电编程只读存储器（3D-EPROM）。基于其编程机制，3D-M可以含有memristor、resistive random-access memory（RRAM或ReRAM）、phase-change memory（PCM）、programmable metallization memory（PMM）、或conductive-bridging random-access memory（CBRAM）。

美国专利5,835,396披露了一种3D-M，即3D-ROM。如图1A所示，3D-M芯片20含有一衬底层0K及多个堆叠于衬底层0K上并相互堆叠的存储层16A、16B。衬底层0K含有晶体管0t及其互连线0i。其中，晶体管0t形成在半导体衬底0中；互连线0i含有衬底金属层0M1、0M2，它位于衬底0上方，但位于最低存储层16A下方。存储层（如16A）通过接触通道孔（如1av）与衬底层0K耦合。

每个存储层（如16A）含有多条顶地址线（如2a）、底地址线（如1a）和存储元（如5aa）。存储元可以采用二极管、晶体管或别的器件。在各种存储元中，采用二极管的存储元尤其重要：其面积最小，仅为4F²（F为最小特征尺寸）。二极管存储元一般形成在顶地址线和底地址线的交叉点处，从而构成一交叉点（cross-point）阵列。这里，二极管泛指任何具有如下特征的二端器件：当其外加电压的数值小于读电压或外加电压的方向与读电压相反时，其电阻远大于其在读电压下的电阻。二极管的例子包括半导体二极管（如p-i-n硅二极管等）和金属氧化物二极管（如氧化钛二极管、氧化镍二极管等）等。

存储层16A、16B构成至少一三维存储阵列16，而衬底层0K则含有三维存储阵列16的周边电路。其中，一部分周边电路位于三维存储阵列下方，它们被称为阵列下周边电路；另一部分周边电路位于三维存储阵列外边，它们被称为阵列外周边电路18。由于阵列外周边电路18上方的空间17不含有存储元，该空间实际上被浪费了。

美国专利7,388,476披露了一种集成3D-M芯片20，它能直接使用由主机提供的电源电压23，并直接与主机交换地址/数据27。这里，主机是直接使用该芯片20的设备，主机使用的地址/数据27是逻辑地址/数据。

如图1B所示，集成3D-M芯片20含有一3D-M核心区域22和一中间电路区域28。3D-M核心区域22含有多个三维存储阵列（如22aa、22ay）及其解码器（如24、24G）。这些解码器24包括本地解码器24和整体解码器24G。其中，本地解码器24对单个三维存储阵列的地址/数据进行解码，整体解码器24G将整体地址/数据25解码至单个三维存储阵列中。注意到，3D-M核心区域22的地址/数据25是物理地址/数据。

中间电路区域28含有介于3D-M核心区域22和主机之间的中间电路。中间电路28为3D-M核心区域22与主机之间实现电压、数据、地址转换。例如，它将电源电压23转换成读电压V_R或/和写（编程）电压V_W，将逻辑地址/数据27与物理地址/数据25相互转换。中间电路28含有读/写电压产生器21和地址/数据转换器29。其中，读/写电压产生器21括带隙基准电路（精确基准电压源）21B、读电压产生器21R和电荷泵21W（参考美国专利6,486,728）。地址/数据转换器29包括错误检验和校正电路（ECC）29E、页寄存器29P和智能写控制器29W等。ECC电路29E对从三维存储阵列中读出的数据进行ECC解码，同时进行错误检验和校正（参考美国专利6,591,394）；页寄存器29P在主机和三维存储阵列之间起临时存储数据的功能，它还能对数据进行ECC编码（参考美国专利8,223,525）；智能写控制器29W在编程过程中监控写错误，一旦写错误发生，则启动自修复机制以将数据写入到冗余行中（参考美国专利7,219,271）。现有技术的集成3D-M芯片20在芯片内部实现电压、数据、地址转换。