[发明专利]存储器控制装置及方法

权利要求书

1.一种存储器控制装置，其特征在于，配置于一计算器，用以控制该计算器中具有部分阵列自我更新功能的一存储器，该计算器可操作于一正常模式以及一休眠或待命模式，该存储器包括多个存储段，该存储器控制装置包括：

一PASR组态缓存器，用以存储一PASR组态，该PASR组态包括多个PASR组态位，该些PASR组态位与该些存储段分别对应；

一地址映射器，用以接收一输入地址组，将该输入地址组转换成一映射地址组，输出该映射地址组，其中该映射地址组包括连续或落于一限定范围内的至少一映射地址；

一地址译码器，耦接于该PASR组态缓存器以及该地址映射器，用以在该正常模式时接收该映射地址组以及该PASR组态，并依据该映射地址组更新该PASR组态，且将更新完的该PASR组态回存于该PASR组态缓存器；以及

一地址选择器，耦接该存储器、该地址映射器以及该PASR组态缓存器，用以在该正常模式时，接收该映射地址组并据以产生用以存取该存储器的一更新地址组，且用以在该休眠或待命模式时，接收更新完的该PASR组态并据以产生该更新地址组，依据该更新地址组设定该存储器的至少一模式缓存器，并依据该至少一模式缓存器以让该存储器自我更新该PASR组态对应的该至少一存储段。

2.根据权利要求1所述的存储器控制装置，其特征在于，其中该地址映射器接收该输入地址组以及一地址偏移，并依据该地址偏移将该输入地址组转换成该映射地址组。

3.根据权利要求2所述的存储器控制装置，其特征在于，还包括：

一控制器，耦接该存储器、该地址映射器以及该地址选择器，用以从该地址映射器接收该映射地址组，将该映射地址组传送给该地址选择器，并用以控制及存取该存储器。

4.根据权利要求3所述的存储器控制装置，其特征在于，其中该地址映射器包括：

一第一运算单元，用以将该输入地址组以及该地址偏移相加成为该映射地址组，并将该映射地址组输出给该控制器。

5.根据权利要求3所述的存储器控制装置，其特征在于，其中该地址映射器包括：

一第一运算单元，用以将该输入地址组以及该地址偏移相加；以及

一第一与门，用以将该第一运算单元的输出信号与一第一预设信号进行及运算，将及运算的结果作为该映射地址组，并将该映射地址组输出给该控制器。

6.根据权利要求5所述的存储器控制装置，其特征在于，其中该存储器包括m个存储组，每一该存储组包括n个该些存储段，m与n是正整数，且该地址映射器还包括：

一屏蔽缓存器，用以存储一屏蔽组态，该屏蔽组态包括多个屏蔽组态位，该些屏蔽组态位与该些PASR组态位分别对应；以及

(m×n)个第二与门，用以将对应的该些PASR组态位以及反向的该些屏蔽组态位进行及运算；

其中该第一运算单元依据该(m×n)个第二与门的及运算结果将该输入地址组以及该地址偏移相加成为该映射地址组。

7.根据权利要求6所述的存储器控制装置，其特征在于，其中该地址译码器包括：

一第一多任务器，用以依据该映射地址组以及该(m×n)个第二与门的及运算结果更新该PASR组态，其中更新完的每一该PASR组态位为一第二预设信号或是对应的更新前的该PASR组态位。

8.根据权利要求5所述的存储器控制装置，其特征在于，其中该存储器包括m个存储组，每一该存储组包括n个该些存储段，m与n是正整数，该地址映射器还包括：

一第一译码器，用以依据该输入地址组产生一译码地址组；

m个第一或门，用以将反向的属于相同的该存储组的该n个存储段所对应的n个该PASR组态位进行或运算；

m个第三与门，用以分别将该m个第一或门的或运算结果与该译码地址组进行及运算；

一第二或门，用以将该m个第三与门的及运算结果进行或运算成为一匹配信号；以及

一第一加法器，用以将该m个第一或门的或运算结果相加成为一更新存储组个数；

其中该第一运算单元依据该匹配信号以及该更新存储组个数，将该输入地址组以及该地址偏移相加成为该映射地址组。