[发明专利]方法和布置

说明书

技术领域

本发明涉及一种方法和布置并且具体地，但是并未仅涉及一种用于在改变时钟频率时使用的方法和布置。

背景技术

在已知电路中，时钟频率有时从一个值改变成另一个值。这可能引起例如时钟毛刺(glitch)和偏移(skew)的问题。这可能在使用改变的时钟来钟控数据时成问题。

发明内容

根据一个方面，提供一种布置，该布置包括：第一时钟源；第二时钟源；以及电路系统(circuitry)，配置成向电路供应时钟信号，所述电路系统被配置成将时钟信号从一个频率改变成另一不同频率，从而在从所述一个频率改变成所述另一不同时钟频率时不供应时钟信号。

附图说明

为了理解一些实施例，现在仅通过例子参照以下附图：

图1示出了第一裸片和第二裸片；

图2更具体示出了发送器物理接口和关联电路系统的部分；

图3更具体示出了图1和图2的发送器物理接口；

图4示出了图1的布置的发送器物理接口控制电路系统；

图5具体示出了图4的控制电路的延迟链；

图6具体示出了DLL控制电路系统；

图7示出了定时图；

图8示出了在频率切换阶段期间的具体定时图；

图9示出了与图8的频率切换相反的频率切换的具体定时图；

图10示出了第二实施例的发送器物理接口控制电路系统；

图11示出了图10的发送器物理接口控制电路系统的计数器电路；

图12示出了用于第二实施例的定时图；以及

图13示出了在频率切换阶段期间的具体定时图。

具体实施方式

可以使用其中在单个封装内有多个裸片的一些实施例。具体而言，可以在单个封装内并入多个集成电路。在以下例子中，图1示出了具有两个裸片的单个封装内系统，提供该封装内系统以具体说明在两个裸片之间的交互。然而理解在一些实施例中可以在相同单个封装中提供三个或者更多裸片。

用于在单个封装内系统(SiP)中越来越普遍使用两个或者更多单独裸片的基本原理如下：

CMOS硅工艺中的减少的特征尺寸允许数字逻辑在相继制作技术中显著缩减。例如，当比较在90纳米技术中实施的数字逻辑单元与在65纳米技术中实施的数字逻辑单元时，可以获得近似50％的面积缩减。然而，如果完全在这些实施方式中，则模拟和输入/输出单元往往少得多地缩减。这可能在许多复杂的芯片上系统(SoC)中造成焊盘越来越受限制的设计。如果未与如果数字逻辑是器件面积的决定因素则可能密集地实施它一样密集地实施它，则焊盘受限制的设计可能视为浪费。

在一些实施例中，另一因素是例如向亚32纳米设计的转变可能引入在一方面为支持低电压、高速输入/输出逻辑(诸如在800MHz或者更高频率的DDR3(双数据速率)RAM(随机存取存储器)1.5V)与另一方面为更高电压互连技术(例如HDMI(高清晰度多媒体接口)、SATA(串行高级技术附着)、USB3(通用串行总线)等)之间的分歧。更低电压DDR3接口与HDMI技术相比可能需要更低晶体管栅极氧化物厚度。这可能与标准工艺不兼容。

向新工艺移植高速模拟接口在时间和专家关注方面消耗大量资源。通过将系统的模拟块的实施方式从数字块的实施方式去耦合可以允许减少获得工作硅片的时间。

通过将传统单片芯片上系统拆分成多个裸片以便形成包括两个或者更多裸片的封装内系统，可以实现优点。例如可以设计每个裸片以提供特定功能，该特定功能可能在特定功能的实施方式中需要模拟和数字电路系统的各种不同混合。这意味着在一些实施例中可以有可能将相同裸片或者相同设计用于不同封装内系统中的裸片。这一模块性可以减少设计时间。

可以使用在封装中有两个或者更多裸片的实施例。取而代之或者除此之外还可以使用如下实施例，其中有利的是独立认证、生效或者测试裸片中的至少一个裸片以例如符合标准。取而代之或者除此之外还可以使用如下实施例，其中裸片之一包含用于驱动具体无线、光学或者电接口的专用逻辑，从而可以独立制造一个或者多个其它裸片并且未引起与专用逻辑关联的任何成本。取而代之或者除此之外还可以使用如下实施例，其中裸片之一包含将向一个或者多个其它裸片的设计者/制造商隐瞒的信息、例如加密信息。取而代之或者除此之外还可以使用如下实施例，其中裸片之一包含高密度RAM(随机存取存储器)或者ROM(只读存储器)并且可优选出于制作产量和/或产品灵活性的原因而将这一存储器从标准高速逻辑分离。